

# الأكاديمية العربية الدولية



الأكاديمية العربية الدولية  
Arab International Academy

---

## الأكاديمية العربية الدولية المقررات الجامعية

---

# الدوائر المنطقية

نظري ... عملي

(مع شرح لما يزيد على ١٥٠ شريحة إلكترونية)

أ.د. محمد ابراهيم العدوى

قسم الإلكترونيات والاتصالات والحسابات - كلية الهندسة بحلوان - جامعة حلوان

## الإهداء

إلى كل من يحترم لغته ويعتز بها !!!

## رجاء من كل قراء هذا الكتاب

الكتاب متاح لجميع القراء دون أى تكلفة وللاستفادة منه على أى وجه. فرجاء  
إذا رأيت عزيزى القارئ أنك قد استفدت منه فلا أطلب منك سوى الدعاء  
لمؤلفه إن كنت غير قادر ماديا، أما القارئ القادر ماديا فأطلب منه التبرع بما  
يستطيع لأى جهة خيرية يريده، ول يكن على سبيل المثال مستشفى سلطان  
الأطفال ٥٧٣٥٧ بالقاهرة، أو مستشفى الكبد بالمنصورة، أو مستشفى القلب  
(مجدى يعقوب) بأسوان، أو هيئة مصر الخير، أو صندوق تحيا مصر، مع نية  
ثواب التبرع للمتبرع وللمؤلف.

## المؤلف

أ.د. محمد ابراهيم العدوى

98eladawy@gmail.com

## عرض الكتاب

**لا شك** أننا نعيش الآن في عالم من الرقمنيات ابتداء من لعب الأطفال البسيطة وانتهاء بنظم التراسل مع الأقمار الصناعية والتليفونات المحمولة، فكلها تعامل من خلال الإشارات الرقمية. من السهل جداً أن تعامل مع مثل هذه الإشارات إذا تعلمنا أساسيات علم الإلكترونيات الرقمية بأسلوب سهل وبسيط على القارئ العربي.

لقد أصبح التعامل مع الإلكترونيات هذه الأيام من الأمور السهلة والبسيطة حتى على الماء غير المتخصص. يرجع ذلك إلى أن التعامل مع الإلكترونيات الآن أصبح على مستوى الأنظمة. فأنت الآن تستطيع شراء شريحة إلكترونية بثمن قليلة تحتوي مكثف إشارة كامل وكل ما عليك هو قراءة دليل هذه الشريحة لتعرف أين تضع إشارة الدخل، ومن أين ستأخذ الخرج، وأين ستضع مصدر القدرة للشريحة. وهكذا ستجد هناك في سوق الإلكترونيات شريحة أو أكثر تستطيع بها بناء أي مشروع يخطر ببالك مهما كانت درجة تعقيده.

نحن هنا نقدم هذا الكتاب كخطوة أولى لتحقيق هذا الهدف، هدف أن يستطيع أي قارئ سواء كان من طلاب المراحل الأولى من كليات الهندسة أو من الماء بناء أي دائرة يفكر فيها وذلك بأسلوب سهل وبسيط وبعيد عن التعقيد. من أجل ذلك رأينا أن نعرض الخلفية النظرية لموضوعات الإلكترونيات الرقمية المهمة، ثم عرضنا بالشرح المبسط

الكثير من الشرائح الموجودة في السوق والتي تؤدي هذا الغرض من حيث الرسم الطرفي والوظيفي لكل شريحة. ربما تحتوى المكتبة العربية على بعض الكتب في هذا المجال والتي أغلبها من الكتب المترجمة، ولكن معظم هذه الكتب تختتم فقط بالناحية النظرية ونادرًا ما تتعرض بالشرح لبعض الشرائح الذي يعني القارئ عن الجرى وراء جمع كتالوجات هذه الشرائح، وهذا ما حاولنا تحقيقه هنا من خلال الشرح الكاف لما يزيد على ١٥٠ شريحة إلكترونية في الموضوعات المختلفة. فكما أن هذا الكتاب صمم ليكون كتاباً دراسياً للسنوات الأولى من كليات الهندسة، ومناسبًا أيضًا لهواة الإلكترونيات، إلا أنه يعتبر أيضًا كتالوجاً أو مرجعًا في الكثير من شرائح الإلكترونيات الرقمية. ولقد تم عمل جدول يضم أرقام هذه الشرائح ووظيفتها كل منها وموقع كل منها في الكتاب لسهولة الوصول إلى أي شريحة بسرعة.

**الفصل الأول** من الكتاب يعرض مقدمة عامة عن الإلكترونيات الرقمية تبدأ بالتعرف على الأنواع المختلفة للمقاومات والمكثفات وكيفية قراءتها وتحديد القدرة لها. بعد ذلك يعرض الفصل للأنواع المختلفة للشرائح الإلكترونية وكيفية التعامل مع أطرافها. بعد ذلك يقدم الفصل فكرة سريعة عن أجهزة القياس المستخدمة في قياس وإظهار الإشارات الرقمية.

**الفصل الثاني** يقدم أنظمة العد المختلفة وكيفية التحويل من نظام لآخر وكيفية إجراء العمليات الحسابية في هذه الأنظمة وبالذات النظام الثنائي حيث أنه هو النظام المستخدم في الحاسوبات وال الإلكترونيات الرقمية على وجه العموم.

**الفصل الثالث** يقدم كل أنواع البوابات المنطقية التي تعتبر أدوات الإلكترونيات الرقمية، وقدم الفصل أيضًا للكثير من الشرائح المتاحة في السوق والتي تؤدي وظيفة كل بوابة من هذه البوابات.

**الفصل الرابع** يقدم الجبر البوليني، هذا الجبر الذي يعتبر حساب الدوائر المنطقية. يقدم الفصل أيضًا للطرق المختلفة لتبسيط التعبيرات المنطقية، وكيفية بناء هذه التعبيرات في صورة دائرة إلكترونية من البوابات المختلفة وبأكثر من طريقة.

**الفصل الخامس** يقدم العديد من الدوائر المنطقية الشهيرة ومنها المشفرات Encoders و محللات الشفرة Decoders و منتقل البيانات Multiplexer وموزع البيانات Demultiplexer ويقدم الفصل أيضاً للكثير من الشرائح المستخدمة في ذلك.

**الفصل السادس** يقدم دوائر الحساب ومن أهمها الجمع بأنواعه وكيفية استخدامه كطراح ثم دوائر المقارنة والشريحة المستخدمة في ذلك.

**الفصل السابع** يقدم شرحاً وافياً للمساكنات بأنواعها والفرق بين هذه الأنواع، ثم يختتم الفصل بالشرح الوافى للكثير من الشريحة الإلكترونية.

**الفصل الثامن** يقدم شرحاً مفصلاً للعدادات الرقمية كأحد تطبيقات القالبات الأساسية وأحد الدوائر الرقمية المستخدمة بكثرة في الكثير من التطبيقات، ويختتم الفصل أيضاً بالعديد من شرائح العدادات ذات الخواص والمواصفات المختلفة.

**الفصل التاسع** يقدم مسجلات الإزاحة كأحد التطبيقات كثيرة الاستخدام في الدوائر والمشاريع الإلكترونية، ويختتم الفصل أيضاً بشرح العديد من الشريحة المستخدمة لهذا الغرض.

**الفصل العاشر** يقدم شرحاً لأنواع المختلفة من الذاكرة سواء ذاكرة القراءة والكتابة RAM أو ذاكرة القراءة فقط ROM. ثم يقدم الفصل أيضاً شرحاً للعديد من شرائح الذاكرة شائعة الاستخدام.

**الفصل الحادى عشر** يعرض لكيفية بناء دوائر التوقيت المختلفة باستخدام شرائح متاحة في السوق رخيصة الثمن جداً. كلنا نعلم مدى أهمية دوائر التوقيت في الكثير من التطبيقات والمشاريع المختلفة. يقدم الفصل أيضاً شرحاً وافياً للكثير من شرائح التوقيت والاستخدامات المختلفة والخواص المميزة لكل شريحة.

**الفصل الثاني عشر** يقدم عرضاً لنوع ممهم من البوابات المنطقية وهي البوابات ثلاثة المنطق التي تستخدم بكثرة بالذات عند التعامل مع المعالجات والحسابات.

بعد ذلك تم وضع قاموس لكل المصطلحات والكلمات الأجنبية التي تم استخدامها في هذا الكتاب مع إعطاء نبذة مختصرة عن معنى هذه الكلمة واستخداماتها إذا تطلب الأمر. وقد حاولنا في أثناء الشرح وضع الكلمة أو المصطلح الإنجليزي كما هو باللغة الإنجليزية وبالذات عند أول ذكر له حتى لا نحرم المستخدم من معرفة ذلك. في بعض المواضيع القليلة في الكتاب تم استخدام النطق الأجنبي لبعض الكلمات باللغة العربية ولكن بعد شرح المعنى العربي للكلمة. فمثلاً بوابة الضرب المنطقى AND تم كتابتها بوابة آند لسرعة التعامل وكان ذلك فقط مع البوابات المنطقية وذلك لشيوخ النطق الأجنبي وكثرة استخدامه.

يعتقد البعض أن الكتابة العلمية أو التدريس باللغة العربية هو مهارة للغات الأجنبية التي تحتاجها مواكبة العلم والتكنولوجيا، ونحن نؤكد هنا على أننا لسنا ضد تعلم اللغات الأجنبية ولكننا ضد فكرة أن مواكبة العلم والتكنولوجيا لا تكون باللغة العربية. هل نحكم على رجل الشارع أن يتعلم اللغات الأجنبية حتى يمكنه النهوض بنفسه والتقدم مع العلم والتكنولوجيا، أم نحضر له العلم والتكنولوجيا على طبق من فضة بلغته فيستطيع استيعابها وهضمها، وعند ذلك فقط سيبدع ويفيظ كل طاقاته التي كانت مخبأة وراء حاجز العجز اللغوى. إن معظم الشعب المصرى لديه ثقافة طيبة ممتازة يستطيع بها أن يشخص المرض ويصف العلاج ونحن نعتقد أن ذلك مرجعه إلى المطبوعات العربية في ذلك وكثرة الأدوية التي يستخدمها

وكلها لها نشرات باللغة العربية، حتى أن البعض افتتح عدم كتابة نشرات الأدوية باللغة العربية حتى لا يتمادى البعض في وصف العلاج بنفسه ودون الرجوع للطبيب. لقد تأخرنا كثيراً نحن القائمين على تدريس المادة العلمية في استخدام اللغة العربية في كتابة مذكراتنا أو مؤلفاتنا وحتى في التدريس في قاعات المحاضرات حتى فرضت المصطلحات الأجنبية نفسها علينا وأصبحنا لا نستطيع الفكاك منها بالرغم من وجود المرادف العربي السهل لها. بالله ماذا يفضل البعض استخدام كلمة *encoder* ويتردد في أن ينطق بكلمة مشفر، أو أن يقول *multiplexer* وبصيغة الخزى والعار إذا قال منتقى بيانات، والأمثلة لا حصر لها في كل الحالات. إن كل تقارير متخصصي التربية العالميين توصى بأن يكون التدريس باللغة الأم لأى دارس وحدروا من خطورة الإفراط في تعلم اللغات الأجنبية. إن هذا ما اتبعه اليابانيون وكل دول شرق آسيا التي وصلت إلى ما وصلت إليه الآن من تقدم علمي واقتصادي. التعليم في اليابان باللغة اليابانية في كل مراحل التدريس، ولا تدرس اللغات الأجنبية إلا كمقترنات اختيارية يختارها من يريد تعلم هذه اللغة وأنا أعتقد أن هذا هو سر وصولهم إلى ما وصلوا إليه الآن. لقد جربنا كثيراً التمسك والإفراط في أن الطريق إلى التقدم هو من خلال اللغات الأجنبية، فهل آن الأوان في أن نخرب إعطاء اللغة العربية الفرصة الحقيقة لتكون لغة التدريس الأساسية في الجامعات، وتوجه العناية للتأليف بها والترجمة إليها.

وأخيراً أتقدم بالشكر إلى كل أفراد أسرتي الذين أتاحوا لي الفرصة والوقت في تجهيز وإعداد هذا الكتاب كخطوة وتجربة ثانية أرجو أن تتكرر للكتابة باللغة العربية التي لا عز لنا إلا بعزها ورفعتها. وأرجو أن أتلقى أي مقتراحات في هذا الشأن وبالتالي أكيد ستكون قوة دافعة.

#### المؤلف

أ.د. محمد ابراهيم العدوى

كلية الهندسة بحلوان جامعة حلوان

قسم الاتصالات والإلكترونيات والمحاسيب

[98eladawy@gmail.com](mailto:98eladawy@gmail.com)

## جدول الشرائح الموجودة في هذا الكتاب

الصفحة	الوظيفة	رقم الشرحية
٤٨	٤ بوابات ناند NAND ثنائية المداخل	7400
٤٨	٤ بوابات ناند NAND ثنائية المداخل مفتوحة المجمع	7401
٥١	٤ بوابات نور NOR ثنائية المداخل	7402
٤٨	٤ بوابات ناند NAND ثنائية المداخل مفتوح المجمع	7403
٤٥	٦ عواكس Inverter	7404
٤٥	٦ عواكس مفتوحة المجمع	7405
٤٦	٦ عواكس مفتوح المجمع ، دافع تيار Current driver	7406
٤٦	٦ عواكس مفتوح المجمع	7407
٤٧	٤ بوابات آند AND ثنائية المداخل	7408
٤٧	٤ بوابات آند AND ثنائية المداخل مجمع مفتوح	7409
٤٩	٣ بوابات ناند NAND ثلاثة المداخل	7410
٤٧	٣ بوابات آند AND ثلاثة المداخل	7411
٤٩	٣ بوابات ناند NAND ثلاثة المداخل مجمع مفتوح	7412
٤٧	٣ بوابات آند AND ثلاثة المداخل مجمع مفتوح	7415
٤٦	٦ عواكس مفتوح المجمع ، دافع تيار	7416
٤٦	٦ دافع تيار مفتوح المجمع	7417
٤٩	٢ بوابة ناند NAND رباعية المداخل	7420
٤٨	٢ بوابة آند AND رباعية المداخل	7421
٥١	٢ بوابة نور NOR رباعية المداخل بطرف تنشيط Strobe	7425
٤٨	٤ بوابات ناند NAND ثنائية المداخل	7426
٥١	٣ بوابات نور NOR ثلاثة المداخل	7427
٥١	٤ بوابات نور NOR ثنائية المداخل	7428
٥٠	بوابة ناند NAND واحدة ثنائية المداخل	7430
٤٨	٤ بوابات أور OR ثنائية المداخل	7432
٥١	٤ بوابات نور NOR ثنائية المداخل مفتوح المجمع	7433
٤٨	٤ بوابات ناند NAND ثنائية المداخل	7437
٤٨	٤ بوابات ناند NAND ثنائية المداخل مفتوح المجمع	7438
٤٩	٤ بوابات ناند NAND ثنائية المداخل مفتوح المجمع	7439
٤٩	٢ بوابة ناند NAND رباعية المداخل	7440

٧٧	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى عشري	7442
٧٧	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى عشري مفتوح المجمع	7445
٧٨	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ، دافع تيار ، خرج منخفض الفعالية ، للقطع متعددة الآنود Common anode	7446
٧٨	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ، دافع تيار ، خرج منخفض الفعالية ، للقطع متعددة الآنود Common anode	7447
٧٨	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ، دافع تيار ، خرج عالي الفعالية للقطع متعددة الكاثود Common cathode	7448
٧٨	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ، دافع تيار ، خرج عالي الفعالية للقطع متعددة الكاثود Common cathode	7449
١٢٦	٢ قلاب JK	7473
١٢٤	٢ قلاب D	7474
١٢٠	٤ ماسك Latch	7475
١٢٤	٢ قلاب JK	7476
١٠٧	مجموع كامل ٤ بت Full adder	7483
١١١	مقارن ٤ بت Comparator	7485
٥٢	٤ بوابات إكس أور XOR	7486
١٤٤	عداد عشري ، قاسم على ١٠	7490
١٦٣	مسجل إزاحة ٤ بت	7491
١٤٥	عداد قاسم على ١٢	7492
١٤٦	عداد ثنائي توجي ٤ بت Ripple	7493
١٦٤	مسجل إزاحة ٤ بت	7494
١٦٤	مسجل إزاحة ٤ بت	7495
١٦٥	مسجل إزاحة ٥ بت	7496
١٢٦	٢ قلاب JK	74107
١٢٧	٢ قلاب JK	74109
١٢٨	٢ قلاب JK	74112
١٢٨	٢ قلاب JK	74113

١٢٨	٢ ماسك كل منهم ٤ بت شفاف Transparent	74116
٢١٦	٤ بوابات ثلاثية المنطق	74125
٢١٧	٤ بوابات ثلاثية المنطق	74126
٥٠	بوابة ناند NAND لها ١٣ دخل	74133
٥٠	بوابة ناند NAND لها ١٢ دخل ، ثلاثية المنطق	74134
٨٢	محلل شفرة Decoder ، أو موزع بيانات Demultiplexer ١ إلى ٨ مع ماسك للدخل	74137
٨٣	محلل شفرة ، أو موزع بيانات ١ إلى ٨	74138
٨٤	٢ محلل شفرة أو موزع بيانات ١ إلى ٤	74139
٨٥	محلل شفرة ، شفرات عشرية مكونة ثنائيا BCD إلى عشري مفتوح المجمع	74145
٨٨	مشفر مع الأولوية ١٠ خطوط إلى ٤	74147
٩٠	مشفر مع الأولوية ٨ إلى ٣	74148
٩٣	منتقى بيانات ١٦ Multiplexer دخل	74150
٩٤	منتقى بيانات ٨ Multiplexer ٨ دخل	74151
٩٤	٢ منتقمى بيانات ٤ خطوط إلى واحد	74153
٨٦	محلل شفرة Decoder ، أو موزع بيانات ١ إلى ١٦	74154
٨٦	٢ محلل شفرة ، موزع بيانات ٢ إلى ٤	74155
٨٧	٢ محلل شفرة ، موزع بيانات ٢ إلى ٤ ، مجمع مفتوح	74156
٩٥	٤ منتقمى بيانات MUX كل منهم له دخالان	74157
٩٥	٤ منتقمى بيانات MUX كل منهم له دخالان والخرج معكوس	74158
١٤٧	عداد عشري	74160
١٤٧	عداد ثنائى	74161
١٤٧	عداد عشري	74162
١٤٧	عداد ثنائى	74163
١٦٧	مسجل إزاحة ٨ بت	74164
١٦٧	مسجل إزاحة ٨ بت	74165
١٦٧	مسجل إزاحة ٨ بت	74166
١٤٨	عداد ثنائى ٤ بت تصاعدى تنازلى توافقى	74168
١٤٨	عداد ثنائى ٤ بت تصاعدى تنازلى توافقى	74169
١٢٩	٢ قلاب D بخرج ثلاثي المنطق	74173
١٢٩	٦ قلاب D	74174
١٣٠	٤ قلاب D	74175

١٤٩	عداد عشرى تصاعدى تنازلى	74190
١٤٩	عداد ثنائى تصاعدى تنازلى	74191
١٥٠	عداد عشرى تصاعدى تنازلى	74192
١٥٠	عداد ثنائى تصاعدى تنازلى	74193
١٦٧	مسجل إزاحة ٤ بت عام الأغراض	74194
١٦٨	مسجل إزاحة ٤ بت	74195
١٥١	عداد ثنائى ٤ بت توجى	74197
١٧٩	مسجل إزاحة ٨ بت	74199
٢١٧	٨ بوابات ثلاثة المنطق	74240
٢١٨	٨ بوابات ثلاثة المنطق	74241
٢١٨	٤ بوابات ثلاثة المنطق ثنائية الاتجاه	74242
٢١٨	٤ بوابات ثلاثة المنطق ثنائية الاتجاه	74243
٢١٨	٨ بوابات ثلاثة المنطق	74244
٢١٩	٨ بوابات ثلاثة المنطق ثنائية الاتجاه	74245
٩٦	منتقى بيانات ٨ دخول ، خرج ثلاثي المنطق	74251
٩٧	٢ منتقى بيانات ، ٤ دخول ، خرج ثلاثي المنطق	74253
٩٧	٤ منتقى بيانات ، ٢ دخل ، خرج ثلاثي المنطق	74258
٥٢	٤ بوابات إكس نور XNOR بدخلين ، مفتوح المجمع	74266
١٣٠	٨ قلابات D	74273
١١٨	٤ ماسك RS	74279
١٠٧	مجموع كامل adder بحمل سريع	74283
١٥١	عداد عشرى	74290
١٥٢	عداد ثنائى ٤ بت توجى	74293
١٣٠	٨ قلابات D ، خرج ثلاثي المنطق	74373
١٣٠	٨ قلابات D ، خرج ثلاثي المنطق	74374
١٥٣	٢ عداد عشرى توجى	74390
١٥٣	٢ عداد ثنائى توجى	74393
١١٢	مقارن ٨ بت	74682
١١٢	مقارن ٨ بت	74684
١١٢	مقارن ٨ بت	74688
١٩٨	دائرة توقيت	555
٢٠٧	دائرة توقيت	556

٢٠٩	دائرة توقيت	558
٢٠٩	دائرة توقيت	559
٢٠٥	دائرة توقيت ، مع عداد ، قابلة للبرمجة	2240
٢١١	دائرة توقيت ، مع عداد	ZN1034
١٨٨	ذاكرة قراءة وكتابة RAM ٤ كيلو×٤ بت	2114
١٩٠	ذاكرة قراءة فقط ROM ٢ كيلوبايت	2716
١٩١	ذاكرة قراءة فقط ROM ٤ كيلوبايت	2732
١٩١	ذاكرة قراءة فقط ROM ٨ كيلوبايت	2764
١٨٨	ذاكرة قراءة وكتابة RAM ٢ كيلوبايت	6116
١٨٨	ذاكرة قراءة وكتابة RAM ٨ كيلوبايت	6264
١٩١	ذاكرة قراءة فقط ROM ٣٢ كيلوبايت	27256
١٨٩	ذاكرة قراءة وكتابة RAM ٣٢ كيلوبايت	62256

## المحتويات

[الإهداء](#)

[عرض الكتاب](#)

[جدول الشرائح الموجودة في هذا الكتاب](#)

### الفصل الأول: أساسيات عامة

١	<a href="#">١-١ مقدمة</a>
٢	<a href="#">٢-١ المقاومات الكهربائية</a>
٢	<a href="#">٣-١ المكثفات</a>
٨	
٩	<a href="#">٤-١ الدوائر التكاملية</a>
١٣	<a href="#">٥-١ الإشارات الانسياقية والإشارات الرقمية</a> Analog and digital signals
١٤	<a href="#">٦-١ الأجهزة المستخدمة لاختبار الدوائر الرقمية</a>
١٧	<a href="#">٧-١ تمارين</a>

### الفصل الثاني: أنظمة العد Numbering systems

١٩	<a href="#">١-٢ مقدمة</a>
٢٠	<a href="#">٢-٢ النظام العشري Decimal system</a>
٢٠	<a href="#">٣-٢ نظام العد الثنائي Binary system</a>
٢١	
٢٦	<a href="#">٤-٢ المتتم الأحادي والمتمم الثنائي</a> Ones and twos complement
٢٧	<a href="#">٥-٢ الأرقام السالبة والأرقام الموجبة في النظام الثنائي</a>
٢٧	<a href="#">- نظام مقدار الإشارة Sign magnitude</a>
٢٧	<a href="#">- نظام المتتم الأحادي</a>
٢٨	<a href="#">- نظام المتتم الثنائي</a>
٢٩	<a href="#">٦-٢ العمليات الحسابية على الأعداد ذات الإشارة</a>
٢٩	<a href="#">- أولاً: عملية الجمع</a>
٣٠	<a href="#">- خطأ الفيضان Over flow error</a>
٣١	<a href="#">- ثانياً: عملية الطرح</a>
٣١	<a href="#">٧-٢ النظام الثمانى Octal system</a>
٣٣	<a href="#">٨-٢ النظام الستعشرى Hexadecimal system</a>
٣٤	<a href="#">٩-٢ الأرقام العشرية المكونة ثنائيا Binary Coded Decimal Numbers, BCD</a>
٣٦	<a href="#">١٠-٢ تمارين</a>

٣٨	<b>الفصل الثالث: البوابات المنطقية Logic gates</b>
٣٩	١-٣ مقدمة
٣٩	٢-٣ بوابة النفي Not gate
٤٠	٣-٣ البوابة آند AND gate
٤١	٤-٣ البوابة أور OR gate
٤٢	٥-٣ البوابة ناند NAND gate
٤٣	٦-٣ البوابة نور NOR gate
٤٤	٧-٣ البوابة إكس أور XOR gate
٤٤	٨-٣ البوابة إكس نور XNOR gate
٤٥	٩-٣ شرائح العكس Inverter chips
٤٦	١٠-٣ شرائح الآند AND gate chips
٤٨	١١-٣ شرائح الأور OR gate chips
٤٨	١٢-٣ شرائح الناند NAND gate chips
٥١	١٣-٣ شرائح النور NOR gate chips
٥٢	١٤-٣ شرائح الإكس أور والإكس نور XOR and XNOR gate chips
٥٢	١٥-٣ تمارين

**الفصل الرابع: الجبر البوليني وتبسيط المعادلات المنطقية**

٥٤	٤ مقدمة
٥٥	٤-٤ العمليات والتعبيرات المنطقية
٥٥	٤-٣ قوانين الجبر المنطقي أو البوليني
٥٦	٤-٤ نظريات ديمورجان Demorgans theorems
٥٨	٤-٥ الحصول على المعادلة المنطقية لأى دائرة منطقية
٥٩	٤-٦ الحصول على جدول الحقيقة من المعادلة المنطقية
٥٩	٤-٧ تبسيط المعادلات المنطقية
٦١	٤-٨ الصور القياسية للمعادلات المنطقية
٦٣	٤-٩ جدول الحقيقة والمعادلات المنطقية
٦٤	٤-١٠ الحصول على المعادلة المنطقية القياسية من جدول الحقيقة
٦٥	٤-١١ بناء الدوائر المنطقية باستخدام بوابات ناند NAND فقط
٦٦	٤-١٢ بناء الدوائر المنطقية باستخدام بوابات نور NOR فقط
٦٨	٤-١٣ اختصار الدوال المنطقية (خريطة كارنوف)

٤-٤ تمارين

٧١

٧٣

**الفصل الخامس: محللات الشفرة والمشفرات**

٧٤

١-٥ محللات الشفرة Decoders

٧٧

٢-٥ الشرحقة ٧٤٤٤٢

٧٧

٣-٥ الشرحقة ٧٤٤٤٥

٧٨

٤-٥ الشرائح ٧٤٤٤٦ و ٧٤٤٤٧ و ٧٤٤٤٨ و ٧٤٤٩

٨٢

٥-٥ الشرحقة ٧٤١٣٧

٨٣

٦-٥ الشرحقة ٧٤١٣٨

٨٤

٧-٥ الشرحقة ٧٤١٣٩

٨٥

٨-٥ الشرحقة ٧٤١٤٥

٨٦

٩-٥ الشرحقة ٧٤١٥٤

٨٦

١٠-٥ الشرحقة ٧٤١٥٥

٨٧

١١-٥ الشرحقة ٧٤١٥٦

٨٧

١٢-٥ المشفرات Encoders

٨٨

١٣-٥ الشرحقة ٧٤١٤٧

٩٠

١٤-٥ الشرحقة ٧٤١٤٨

٩١

١٥-٥ منتقى البيانات Multiplexer

٩٣

١٦-٥ الشرحقة ٧٤١٥٠

٩٣

١٧-٥ الشرحقة ٧٤١٥١

٩٤

١٨-٥ الشرحقة ٧٤١٥٣

٩٥

١٩-٥ الشرائح ٧٤١٥٧ و ٧٤١٥٨

٩٦

٢٠-٥ الشرحقة ٧٤٢٥١

٩٧

٢١-٥ الشرحقة ٧٤٢٥٣

٩٧

٢٢-٥ الشرحقة ٧٤٢٥٨

٩٨

٢٣-٥ موزع البيانات Demultiplexer

٩٩

٢٤-٥ تمارين

١٠١

**الفصل السادس: دوائر الحساب Arithmetic circuits**

١٠٢

١-٦ مقدمة

١٠٢

٢-٦ دوائر الحساب

١٠٤

٣-٦ نصف الجمع Half adder

١٠٤	٦-٤ المجمع الكامل Full adder
١٠٥	٥-٦ الطرح الثنائي
١٠٧	٦-٧ الشريحة ٧٤٨٣
١٠٧	٧-٦ الشريحة ٧٤٢٨٣
١٠٨	٦-٨ مجمع الحمل التموجي و مجمع الحمل الأمامي
١٠٩	٩-٦ دوائر المقارنة
١١١	٦-١٠ الشريحة ٧٤٨٥
١١٢	٦-١١ الشريحة ٧٤٦٨٢ و ٧٤٦٨٤ و ٧٤٦٨٨
١١٣	٦-١٢ تمارين

**الفصل السابع: الماسكات والقلابات Latches and flip flops**

١١٥	١-٧ مقدمة
١١٦	٢-٧ الماسكات R-S
١١٧	١-٢-٧ الماسك RS كمزيل للاهتزازات
١١٨	٣-٧ الشريحة 74279 ماسك RS رباعي
١١٨	٤-٧ الماسك RS المحكم بنبضات تزامن Clock
١١٩	٥-٧ الماسك D المحكم بنبضات التزامن
١٢٠	٦-٧ الشريحة 7475 ماسك D رباعي
١٢٠	٧-٧ القلابات Flip Flops
١٢٢	٨-٧ طريقة الإطلاق trigger عند أي الحافة
١٢٢	٩-٧ القلاب JK
١٢٣	١٠-٧ الدخول غير التوافقة Asynchronous Inputs
١٢٤	١١-٧ القلاب T
١٢٤	١٢-٧ الشريحة 74ls74 قلابان من النوع D
١٢٤	١٣-٧ الشريحة 74ls76 قلابان من النوع JK
١٢٥	١٤-٧ قلاب السيد والعبد Master Slave Flip Flop
١٢٦	١٥-٧ الشريحة 7473 قلابان JK من نوع السيد والتتابع
١٢٦	١٦-٧ الشريحة 74107 قلابان JK من نوع السيد والتتابع
١٢٧	١٧-٧ الشريحة 74109 قلابان JK حساس للحافة الصاعدة
١٢٨	١٨-٧ الشريحة 74112 قلابان JK حساس للحافة النازلة
١٢٨	١٩-٧ الشريحة 74113 قلابان JK حساس للحافة النازلة
١٢٨	٢٠-٧ الشريحة 74116 ماسكان ذو ٤ بت لكل منها

١٢٩	٧-٢١ الشريحة 74173 أربع قلابات من النوع D ، ثلاثة المنطق
١٢٩	٧-٢٢ الشريحة 74174 ستة قلابات من النوع D
١٣٠	٧-٢٣ الشريحة 74175 أربع قلابات من النوع D
١٣٠	٧-٢٤ الشريحة 74273 ثمان قلابات من النوع D
١٣٠	٧-٢٥ الشريحة 74373 و 74374 ثمان قلابات من النوع D ، ثلاثة المنطق
١٣١	٧-٢٦ بعض الخواص المهمة للقلابات
١٣١	٧-٢٧ زمن الانتشار أو زمن العبور Propagation delay time
١٣٢	٧-٢٨ زمن الاستقرار Set up time
١٣٢	٧-٣ زمن المسلح Hold time
١٣٢	٧-٤ أقصى قيمة لتردد الساعة
١٣٢	٧-٥ تطبيقات القلابات
١٣٣	٧-٦ تمارين

## Digital Counters

١٣٥	<b>الفصل الثامن: العدادات الرقمية</b>
١٣٦	٨-١ مقدمة
١٣٦	٨-٢ العدادات التموجية أو الغير توافقية
١٣٧	٨-٣ عدادات تموجية لأى قاعدة
١٣٩	٨-٤ العداد التوافقي
١٤٢	٨-٥ العدادات التنازليه
١٤٣	٨-٦ العدادات التصاعدية التنازليه
١٤٤	٨-٧ الشريحة 7490 عداد عشري تموجي
١٤٥	٨-٨ الشريحة 7492 عداد تموجي قاسم على ١٢
١٤٦	٨-٩ الشريحة 7493 عداد تموجي ٤ مراحل
١٤٧	٨-١٠ الشريحة 74160 و 74162 عداد توافقى عشري
١٤٧	٨-١١ الشريحة 74161 و 74163 عدادات توافقية من ٤ مراحل
١٤٨	٨-١٢ الشريحة 74LS168 و 74LS169 عدادات توافقية تصاعدية/تنازليه
١٤٩	٨-١٣ الشريحة 74190 و 74191 عدادات توافقية تصاعدية/تنازليه
١٥٠	٨-١٤ الشريحة 74192 و 74193 عدادات تصاعدية/تنازل
١٥١	٨-١٥ الشريحة 74LS197 عداد تموجي ٤ مراحل
١٥١	٨-١٦ الشريحة 74LS290 عداد عشري تموجي
١٥٢	٨-١٧ الشريحة 74LS293 عداد ثنائى تموجي ٤ مراحل
١٥٣	٨-١٨ الشريحة 74LS390 عدادان عشريان تموجيان

١٥٣	١٩-٨ الشريحة 74LS393 عدادان ثنائيان توجيهان كل منها ٤ مراحل
١٥٤	٢٠-٨ تطبيقات العدادات
١٥٧	٢١-٨ تمارين

**الفصل التاسع: مسجلات الإزاحة Shift Registers**

١٦٠	١-٩ مقدمة
١٦٠	٢-٩ وحدة بناء مسجل الإزاحة
١٦٠	٣-٩ العمليات المختلفة على محتويات مسجل الإزاحة
١٦١	٤-٩ الإدخال والإخراج المتتالي للبيانات
١٦٢	٥-٩ إدخال البيانات على التوالى وإخراجها على التوازى
١٦٢	٦-٩ الإزاحة على التوالى من اليمين لليسار
١٦٢	٧-٩ مسجل الإزاحة عام الأغراض
١٦٣	٨-٩ الشريحة 7491 مسجل إزاحة توالى ٨ بت
١٦٣	٩-٩ الشريحة 7494 مسجل ٤ بت إدخال توازى أو توالى ، إخراج توالى
١٦٤	١٠-٩ الشريحة 7495 مسجل ٤ بت إدخال توازى أو توالى ، إخراج توالى
١٦٥	١١-٩ الشريحة 7496 مسجل ٥ بت إدخال توازى أو توالى إخراج توالى أو توازى
١٦٦	١٢-٩ الشريحة 74164 مسجل ٨ بت إدخال توالى ، إخراج توازى
١٦٧	١٣-٩ الشريحة 74165 مسجل ٨ بت إدخال توالى أو توازى ، إخراج توالى
١٦٧	١٤-٩ الشريحة 74166 مسجل ٨ بت إدخال توالى أو توازى ، إخراج توالى
١٦٧	١٥-٩ الشريحة 74194 مسجل متعدد الأغراض ٤ بت ثنائى الاتجاه
١٦٨	١٦-٩ الشريحة 74195 مسجل ٤ بت ، دخل توازى خرج توالى
١٦٩	١٧-٩ الشريحة 74199 مسجل ٨ بت ، دخل توازى خرج توالى
١٧٠	١٨-٩ العدادات الدوارة
١٧١	١٩-٩ تطبيقات مسجلات الإزاحة
١٧٤	٢٠-٩ تمارين

**الفصل العاشر: الذاكرة**

١٧٥	١-١٠ مقدمة
١٧٦	

١٧٦	٤-١ وحدة تخزين البيانات (البت والبait والورد)
١٧٧	٣-١ العمليات الأساسية على الذاكرة
١٨٠	٤-١ ذاكرة الاتصال العشوائي
١٨٣	٥-١ ذاكرة الاتصال العشوائي الديناميكية
١٨٥	٦-١ ذاكرة القراءة فقط
١٨٨	٧-١ الشريحة ٢١١٤ ذاكرة استاتيكية ١ كيلو × ٤ بت
١٨٨	٨-١ الشريحة ٦١١٦ ذاكرة استاتيكية ٢ كيلو بait
١٨٨	٩-١ الشريحة ٦٢٦٤ ذاكرة استاتيكية ٨ كيلو بait
١٨٩	١٠-١ الشريحة ٦٢٢٥٦ ذاكرة استاتيكية ٣٢ كيلو بait
١٩٠	١١-١ الشريحة ٢٧١٦ ذاكرة ٢ EEPROM كيلوبايت
١٩١	١٢-١ الشريحة ٢٧٣٢ ذاكرة ٤ EEPROM كيلوبايت
١٩١	١٣-١ الشريحة ٢٧٦٤ ذاكرة ٨ EEPROM كيلوبايت والشريحة ٢٧٢٥٦ ذاكرة ٢٢ EEPROM كيلوبايت
١٩٢	١٤-١ تمارين

**الفصل الحادى عشر: دوائر التوقيت Timers**

١٩٤	
١٩٥	١-١ مقدمة
١٩٥	٢-١ معادلة الجهد على مكثف في دائرة مقاومة ومكثف
١٩٦	٣-١ المقارن Comparator
١٩٦	٤-١ القلاب Flip Flop
١٩٨	٥-١ التركيب الداخلى وطريقة التشغيل للشريحة NE555
١٩٩	٦-١ طريقة التشغيل أحادية الثبات
٢٠٢	٧-١ طريقة التشغيل عديمة الاستقرار
٢٠٤	٨-١ المؤقتات ذات العدادات Timer Counters
٢٠٥	٩-١ الشريحة XR2240 المؤقت بعداد Timer Counter
٢٠٧	١٠-١١ الشريحة XR 556
٢٠٩	١١-١١ الشريحتان 558/559
٢١١	١٢-١١ الشريحة ZN1034
٢١٢	١٣-١١ تمارين

**الفصل الثانى عشر: البوابات ثلاثة المنطق Tristate logic gates**

٢١٤	
٢١٥	١-١٢ مقدمة

٢١٥	٤-١٢ ما هو المنطق الثلاثي ، ولماذا ؟
٢١٦	٣-١٢ الشريحة ٧٤١٢٥ أربع بوابات ثلاثة المنطق
٢١٧	٤-١٢ الشريحة ٧٤١٢٦ أربع بوابات ثلاثة المنطق
٢١٧	٥-١٢ الشريحة ٧٤٢٤٠ ثمانية بوابات ثلاثة المنطق
٢١٨	٦-١٢ الشريحة ٧٤٢٤١ ثمانية بوابات ثلاثة المنطق
٢١٨	٧-١٢ الشريحتان ٧٤٢٤٢ و ٧٤٢٤٣ أربع بوابات ثلاثة المنطق ثنائية الاتجاه
٢١٨	٨-١٢ الشريحة ٧٤٢٤٤ ثمانية بوابات ثلاثة المنطق
٢١٩	٩-١٢ الشريحة ٧٤٢٤٥ ثمانية بوابات ثلاثة المنطق ثنائية الاتجاه
٢٢١	

القاموس

# الفصل الأول

١

أسسیات عامة

General Principles

## ١-١ مقدمة

**سنقدم** في هذا الفصل بعض المعلومات الأساسية التي تحتاجها عادة عند تصميم أي دائرة إلكترونية مثل أنواع المقاومات المتوفرة في السوق وكيفية تصنيفها وكيفية قراءتها ونفس الشيء سيكون بالنسبة للمكثفات. سنعرض أيضاً للأشكال المختلفة للشرايع الإلكترونية وكيفية عد أطراها. بعد ذلك سنعرض للفرق بين الأنظمة الرقمية والأنظمة الانسية أو التماثلية وأهمية استخدام الإشارات والأنظمة الرقمية في عالم من الرقائق نعيشه الآن. سنتختم هذا الفصل بعرض سريع للأجهزة المستخدمة في بناء واختبار الدوائر الإلكترونية.

## ١-٢ المقاومات الكهربية Resistances

### أولاً: المقاومات الثابتة القيمة



شكل (١-١) مقاومات كهربائية مختلفة القدرة من  
ربع إلى واحد وات



شكل (٢-١) أحد أشكال المقاومات ذات الوات العالي

توجد المقاومة الكهربائية في أشكال متعددة منها المقاومات الثابتة القيمة والمتغيرة القيمة. توجد المقاومات الثابتة في أحجام كثيرة على حسب القدرة الكهربية لكل مقاومة. القدرة الكهربية يقصد بها حاصل ضرب التيار المار في المقاومة في فرق الجهد الموجود على المقاومة ويكدر ذلك عادة بالوات. توجد مثلاً مقاومات ربع وثلث ونصف وواحد واثنين وات، وأخرى تتحمل أكثر من وات وبالذات المقاومات المكونة من سلك ملفوف والتي تصل قدرها إلى ٢٠٠ وات. تتميز المقاومات ذات الوات العالي بكبير حجمها ويكتب عليها في العادة قيمتها بالأوم والقدرة التي تتحملها. شكل (١-١) يبين بعض هذه المقاومات التي تقدر قدرها بربع وثلث ونصف وواحد وات ابتداء من أصغر مقاومة.

الأشكال (٢-١ و ٣-١ و ٤-١ و ١-٥) تبين أشكالاً مختلفة من المقاومات ذات الوات العالي. تتميز هذه المقاومات بدققتها العالية حيث أنها في العادة تكون

ذات قيمة قليلة. فقيمة هذه المقاومات تبدأ أحياناً من  $1\text{ }\mu\text{A}$  و تصل إلى  $150\text{ }\mu\text{A}$  و هذه قيمة قليلة تحتاج لدقة عالية في التصنيع.

المقاومات الموجودة في شكل (١ - ٣) تتميز بأن لها غالباً معدنها يكون في الغالب من الألومونيوم وذلك للمساعدة في تسريب درجة الحرارة العالية التي من الممكن أن تتولد في المقاومة نفسها. قيم هذه المقاومات تكون مكتوبة عليها في الغالب كما في الشكل.



شكل (١ - ٣) شكل آخر من المقاومات ذات الوات العالى المغلفة بمعدن لزيادة تسرب الحرارة




شكل (١ - ٤) أشكال أخرى للمقاومات ذات الوات العالى



شكل (١ - ٥) أشكال أخرى عديدة من المقاومات ذات الوات العالى


إذا كانت المقاومات ذات الوات العالى مكتوب عليها قيمتها، فماذا عن المقاومات ذات الوات المنخفض كيف نقرأ قيمتها؟ هذه المقاومات تكتب عليها قيمتها بطريقة مختلفة تماماً وفي صورة شفرة من الحلقات الملونة كما في شكل (١ - ٦). تتكون شفرة القيمة لأى مقاومة من ٤ حلقات بألوان مختلفة حول جسم المقاومة كما في شكل (١ - ٦). الحلقتين الأولى والثانية من جهة اليسار تحددان أول رقمين في المقاومة على حسب جدول الألوان الموجود في شكل (١ - ٦). إذا كانت الحلقة الأولى زرقاء كما في الشكل فأول رقم في المقاومة هو ٦، وإذا كانت الحلقة الثانية خضراء كما في الشكل أيضاً، فالرقم الثاني هو ٥. وعلى ذلك فأول رقمين في قيمة هذه المقاومة هما ٦٥. الحلقة الثالثة على جسم المقاومة تحديد عدد الأصفار بعد الرقمين السابقين. فإذا كانت هذه الحلقة حمراء كما في الشكل فإن ذلك يعني أننا يجب أن نضع صفرتين على يمين الرقمين السابقين أو أن نضربهما في مائة لتصبح قيمة المقاومة ٦٥٠٠ أوم أو ٦,٥ كيلوأوم. الحلقة الرابعة على جسم المقاومة تحديد دقة تصنيعها، فاللون الذهبي يعني أن هذه المقاومة مصنوعة بدقة مقدارها ٥٪ أي أن قيمة المقاومة ستكون ٦٥٠٠ أوم زائد أو ناقص ٥٪ من هذه القيمة، وفي حالة عدم وجود حلقة رابعة فإن ذلك يعني أن الدقة هي ٢٠٪ كما هو موضح في شكل (١ - ٦).



بعض المقاومات تحتوى حلقة خامسة على يمين حلقة الدقة. هذه الحلقة تعنى الإعتمادية أو الثقة reliability في هذه المقاومة. شكل (١ - ٧) يبين مثلاً لأحد هذه المقاومات وجدول الألوان الذى يحدد مدى هذه الثقة في المقاومة بعد

تشغيلها ١٠٠٠ ساعة. فمثلاً اللون البرتقالي يعني أن حد الثقة في هذه المقاومة هو ١٪ وهذا يعني أن احتمال أن هذه المقاومة ستفشل في الأداء بعد فترة عمل ١٠٠٠ ساعة هو ١٪، بمعنى آخر أن مقاومة من كل ١٠٠٠ مقاومة تفشل في الأداء بعد فترة عمل مقدارها ١٠٠٠ ساعة. هناك ٤ ألوان فقط لتمثيل حد الثقة في المقاومة وهي البنى والأحمر والبرتقالي والأصفر كما في شكل (١-٧) حيث نلاحظ أنها آخر حلقة من ناحية اليمين على جسم المقاومة. كلمة أخيره نقولها هنا وهي أنه عند مسك المقاومة بين أصابعك لتقرأ قيمتها، دائماً إبحث عن حلقة الدقة أولاً التي تكون

ذهبية أو فضي واجعلها ناحية اليمين ثم ابدأ في قراءة الحلقات من اليسار كما أشرنا. إذا كانت هذه المقاومة لا تحتوى حلقة للدقة فاجعل المساحة الفاصلة من جسم المقاومة التي لا تحتوى حلقات ألوان ناحية اليمين ثم ابدأ.



توجد المقاومات المتغيرة في أشكال وقيم عديدة وفي الغالب تكون الأشكال مناسبة لطبيعة الوضع أو المكان الذي تستخدم فيه هذه المقاومة. فمقاومة التحكم في شدة الصوت مثلاً تختلف في الشكل عن مقاومة التحكم في سرعة مотор من حيث الشكل فقط. المقاومات المتغيرة تكون عبارة عن طرف منزلي يتحرك بين طرفين ثابتين كما في شكل (١-٨). العلاقة بين حركة المنزلي والتغير الحادث في قيمة المقاومة تكون خطية أو غير خطية. في حالة العلاقة غير الخطية فإن التغير في قيمة المقاومة لا يقابل تغير خطى في حركة منزلي المقاومة وهذا هو النوع الشائع من المقاومات المتغيرة وهي رخصة الشمن. النوع الثاني من المقاومات المتغيرة هو النوع الخطى والذي يعني أن أي تغير في حركة المنزلي يعطى تغير في قيمة المقاومة متناسب خطياً مع هذه الحركة. هذا النوع أغلبى سعراً من النوع السابق ويستخدم في التطبيقات التي تحتاج لتغييرات دقيقة في قيمة المقاومة. شكل (١-٩) يبين العديد من الأشكال المتاحة في السوق من المقاومات المتغيرة. شكل (١-١٠) يبين مجموعة من المقاومات الخطية. هناك أشكال عديدة أخرى لا يتسع المكان لحصرها هنا.



## ثانياً: المقاومات المتغيرة

### Potentiometer

توجد المقاومات المتغيرة في أشكال وقيم عديدة وفي الغالب تكون الأشكال مناسبة لطبيعة الوضع أو المكان الذي تستخدم فيه هذه المقاومة. فمقاومة التحكم في شدة الصوت مثلاً تختلف

في الشكل عن مقاومة التحكم في سرعة مotor من حيث الشكل فقط. المقاومات المتغيرة تكون عبارة عن طرف منزلي يتحرك بين طرفين ثابتين كما في شكل (١-٨). العلاقة بين حركة المنزلي والتغير الحادث في قيمة المقاومة تكون خطية أو غير خطية. في حالة العلاقة غير الخطية فإن التغير في قيمة المقاومة لا يقابل تغير خطى في حركة منزلي المقاومة وهذا هو النوع الشائع

من المقاومات المتغيرة وهي رخصة الشمن. النوع الثاني من المقاومات المتغيرة هو النوع الخطى والذي يعني أن أي تغير في حركة المنزلي يعطى تغير في قيمة المقاومة متناسب خطياً مع هذه الحركة. هذا النوع أغلبى سعراً من النوع السابق ويستخدم في التطبيقات التي تحتاج لتغييرات دقيقة في قيمة المقاومة. شكل (١-٩) يبين العديد من الأشكال المتاحة في السوق من المقاومات المتغيرة. شكل (١-١٠) يبين مجموعة من المقاومات الخطية. هناك أشكال عديدة أخرى لا يتسع المكان لحصرها هنا.




### ثالثاً: شبكة المقاومات Resistor Network



شبكة المقاومات كما في شكل (١١ - ١) تحتوى عدد من المقاومات المتساوية الموصولة مع بعضها بطريقة معينة داخل نفس المحتوى. شكل (١٢ - ١) يبين الطرق المختلفة لتوصيل هذه المقاومات مع بعضها داخلياً. شكل (١٢ - ١أ) مثلاً يبين توصيل كل المقاومات في نقطة واحدة عامة والطرف الثانى لكل مقاومة والطرف العام تخرج كأطراف من المحتوى. شكل (١٢ - ١ب) يبين أن كل مقاومة تم إخراج طرفيها من المحتوى. حاول دراسة باقى طرق التوصيل في شكل (١٢ - ١) للتعرف على الطرق المختلفة الأخرى للتوصيل. ثوّكد هنا على أن كل المقاومات داخل الشبكة تكون متساوية. تستخدم

شبكة المقاومات في الكثير من التطبيقات التي تتطلب هذه المقاومات مثل توصيل مقاومات على التوالى مع مجموعة من الديودات المضيئة LED.


شكل (١٣ - ١) يبين صوراً لمقاومات متغيرة تستخدمن في بعض الأغراض الخاصة مثل التحكم في الصواريخ وسفن الفضاء والأزرع الآلية (الروبوت) حيث تكون هذه المقاومات متناهية الدقة.





شكل (١٣ - ١) صور كثيرة للمقاومات المتغيرة المستخدمة لأغراض خاصة


### ٣- المكثفات الكهربائية Capacitors



شكل (١٤ - ١) الصور المختلفة لترتيب حلقات الألوان على جسم المكثف


توجد المكثفات الكهربائية في الكثير من الأشكال ومنها الثابت القيمة والمتغير ويتم تصنيفها بطرق عديدة، فهـي إما أن تصنـف على حـسب فـرق الجـهد الذـي يمكن أن تـتحملـهـ، أو عـلـى حـسب طـرـيقـةـ التـصـنـيـعـ. قـيـمةـ المـكـثـفـ إـمـاـ أنـ تـكـتبـ عـلـىـ جـسـمـ المـكـثـفـ إـذـاـ كانـ الـوـضـعـ يـسـمـحـ بـذـلـكـ أـوـ يـتـمـ قـرـاءـهـاـ عـنـ طـرـيقـةـ شـفـرـةـ أـلـوـانـ كـمـاـ كـانـ يـحـدـثـ فـيـ حـالـةـ قـرـاءـةـ قـيـمةـ المـقـاـوـمـاتـ. شـكـلـ (١٤ - ١)ـ يـبـينـ طـرـيقـةـ تـرـتـيبـ أـلـوـانـ عـلـىـ جـسـمـ المـكـثـفـ حـسـبـ شـكـلـهـ. كـمـاـ فـيـ الشـكـلـ نـجـدـ أـنـ هـنـاكـ ٥ـ حـلـقـاتـ أـوـ ٥ـ أـلـوـانـ وـهـنـهـ أـلـوـانـ يـتـمـ تـمـيـزـهـاـ بـالـحـرـفـ A, B, C, D, Eـ مـنـ الـيـسـارـ كـمـاـ فـيـ شـكـلـ (١٤ - ١).ـ الـحـرـفـ Aـ يـمـثـلـ الـعـامـلـ الـحـارـىـ لـلـمـكـثـفـ،ـ أـىـ مـقـدـارـ التـغـيـرـ فـيـ قـيـمـتـهـ نـتـيـجـةـ التـغـيـرـ فـيـ درـجـةـ الـحـرـاءـ.ـ الـحـرـفـ Bـ هـوـ الـرـقـمـ الـأـوـلـ مـنـ الـقـيـمـةـ.ـ الـحـرـفـ Cـ يـمـثـلـ الرـقـمـ

الثاني من القيمة. الحرف D يمثل معامل الضرب أو بمعنى آخر عدد الأصفار. الحرف E يمثل الدقة في قيمة المكثف. القيمة المحسوبة من هذه الشفرة تكون بالبيكوفاراد PF. القيمة العددية لكل لون هي نفس القيم المستخدمة مع المقاومات كما في شكل (١-٦). عدد الألوان على جسم المكثف من الممكن أن يكون ثلاثة أو ستة وفي كل حالة تبقى الشفرة كما هي. شكل (١-١٥) يبين طريقة أخرى لوضع الألوان على جسم المكثف حيث توضع في صورة دوائر كما في الشكل وترتبط ببعضها البعض بحسب المكثف كما في الشكل أيضاً. هناك ٣ دوائر مهمة، الأولى والثانية تمثل الرقم الأول والثانية والدائرة الثالثة تمثل عدد الأصفار التي توضع على عين الرقمن السابقين كما كان الحال مع كود المقاومات. شكل (١-١٦) يبين بعض الصور المختلفة والشائعة للمكثفات.



## ٤-٤ الدوائر التكاملية ICs

كل واحدة من الدوائر المنطقية التي سنتكلم عنها في هذا الكتاب متاحة في صورة شرائح إلكترونية. من مميزات وضع هذه الدوائر في شرائح إلكترونية أنها ستكون صغيرة الحجم ورخيصة الثمن يمكن الاعتماد عليها في الكثير من ظروف التشغيل reliable، كما أن معظم هذه الشرائح تستهلك القليل من القدرة الكهربائية. لذلك لزم علينا أن نعرض للأشكال المختلفة للشرائح الإلكترونية المتاحة في الأسواق وكيفية قراءة وترتيب أطراف هذه الشرائح حتى نستطيع التعامل معها معملياً.



الكثير منا ينظر إلى الحجم الأسود لأى شريحة على أن هذا هو حجم الشريحة الأصلى، ولكن الحقيقة هى أن هذا الجسم الأسود يكون عادة من مادة عازلة تغطى أو تعلق الجسم الحقيقي للشريحة الموجود بالداخل وهذا الجسم في العادة يكون صغيرا جدا بالنسبة لهذا الغلاف الأسود الموجود فقط لكي يتمكن المصنع من إخراج الأطراف المختلفة للشريحة بطريقة مريحة للمستخدم. شكل (١٧-١) يوضح ذلك.


هناك أكثر من طريقة لتغليف الشرائح الإلكترونية، أولها وأكثرها شيوعا هي الشرائح ذات الأطراف النافذة أو الخارمة. في هذه الحالة لابد من عمل خرم أو فتحة لكل طرف من أطراف الشريحة على اللوحة ينفذ منها الطرف ويتم لحامة أو

ثبيته من الناحية الأخرى لللوحة الثبيرة. أى أن الشريحة تكون موجودة على أحد أوجه اللوحة والأطراف مثبتة على الوجه الآخر لها. من الأشكال الشائعة لذلك الشريحة المعروفة بذات الصفين النافذة Dual In line Package، DIP الموضحة في شكل (١٨ - ١).

النوع الثاني من الشرائح هو الشريحة السطحية أو غير النافذة وهي لا تحتاج لتخريم اللوحة لثبيتها ولكنها تثبت مباشرة على نفس السطح الموجودة عليه. وهذه بالطبع تكون أفضل في

الكثير من التطبيقات لأنها ستتوفر مساحة على اللوحة كما أنها في العادة تكون صغيرة الحجم. هذه الشريحة تسمى الشريحة السطحية الصغيرة Small Outline IC، SOIC. شكل (١٩ - ١٩) يوضح مثالاً لهذا النوع من الشرائح. هناك أشكال عديدة من الشريحة السطحية مثل الشريحة ذات الأرجل السلكية Plastic Leaded Chip Carrier،

PLCC والتي تكون أطرافها عبارة عن أسلاك ملفوفة تحت جسم الشريحة في صورة الحرف J كما في شكل (١ - ٢٠). هناك أيضاً الشريحة السيراميكية التي تكون أطرافها عبارة عن أسلاك لاصقة في جسم الشريحة كما Ceramic Chip Carrier، LCCC في شكل (١ - ٢٠ ب)، كما أن هناك أيضاً العديد من الأشكال الأخرى الموضحة بعضها في شكل (١ - ٢٠).





شكل (١٨ - ١) الشريحة ذات الصفين DIP



شكل (١٩ - ١٩) الشريحة ذات التثبيت السطحي الصغيرة SOIC

### ترقيم أطراف الشريحة التكاملية

في العادة تكون هناك علامة على سطح أي شريحة تشير إلى الطرف رقم ١. نمسك بالشريحة أفقياً والسطح لأعلى والعلامة ناحيتها ثم نبدأ عد الأطراف متوجهين ناحية اليمين حتى آخر الصف ثم نلف للصف المقابل ونستمر في العد متوجهين ناحية اليسار كما في شكل (١ - ٢١). بنفس الطريقة مع جميع أشكال الشريحة التي رأيناها، نحدد الطرف ١، نعد متوجهين ناحية اليمين مع جميع أطراف الشريحة دورانيا حتى ننتهي عند الطرف المقابل للطرف ١. حاول أن تطبق ذلك مع الشريحة الموجودة في شكل (١ - ٢٠) وبالذات الشريحة في شكل (١ - ٢٠) حيث علامة الطرف ١ موجودة في منتصف صف وليس في أحد الأركان كما تعودنا.



### كثافة المكونات على الشريحة

أحياناً تصنف الشرائح الإلكترونية على حسب كثافة المكونات عليها حيث تقام هذه الكثافة بعدد الترانزستورات المكونة لهذه الشريحة. لاحظ أن جميع مكونات أي شريحة تؤول في النهاية إلى مجموعة من الترانزستورات. من هذه التصنيفات ما يلي:

#### ١- الشرائح ذات التكامل الصغير Small Scale Integration, SSI

وهي الشريحة التي تحتوى أقل من ١٠٠ ترانزستور، وهذه تحوى بعض البوابات المنطقية والقلايدات.

#### ٢- الشرائح ذات التكامل المتوسط Medium Scale Integration, MSI

وهي التي تحتوى من ١٠٠ حتى ١٠٠٠٠ ترانزستور، ويتكون منها العدادات والمسجلات والمشفرات وملحلاطات الشفرة.

#### ٣- الشرائح ذات التكامل العالى Large Scale Integration, LSI

وهي التي تحتوى من ١٠٠٠٠٠ ترانزستور، ويكون منها شرائح الذاكرة والأجيال الأولى من المعالجات.

٤- الشرائح ذات التكامل العالى جدا **Very Large Scale Integration, VLSI** وهى التي تحتوى


من ١٠٠٠٠٠ ترانزستور، ويتكون منها الأجيال المتوسطة من المعالجات وشريحة الذاكرة.

٥- الشرائح فائقة التكامل **Ultra Large Scale Integration, ULSI** وهى التي تحتوى فوق المليون

ترانزستور. الأجيال الأخيرة من المعالجات حتى كتابة هذا الكتاب وصلت كثافتها حتى ٥٠ مليون ترانزستور.


## ١-٥ الإشارات الانسية أو التماثلية والإشارات الرقمية

### Analog and digital signals



توجد الإشارات الكهربائية في واحدة من صورتين، إما الصورة الانسية (التماثلية كما يطلق عليها أحياناً) أو الصورة الرقمية. الإشارة الانسية هي الإشارة التي تتغير قيمتها بصورة انسية من قيمة إلى قيمة مارة بجميع القيم الممكنة بين القيمتين. كمثال على ذلك درجة حرارة الجو التي تتغير قيمتها بين قيمة صغيرة (٢٠ درجة مثلاً) وقيمة كبيرة (٣٥ درجة مثلاً). عندما تتغير درجة الحرارة من ٢٠ إلى ٣٥ درجة فإنها تمر بجميع القيم الممكنة بين هاتين القيمتين مثل ٢٠,٠٠١ و ٢٠,٠٠٠١ و ٢٢,٠٠٠١ و ٣٣,٥٥٠٥ وهكذا. أى أن درجة الحرارة تناسب من قيمة إلى قيمة أخرى بحيث أنها لابد أن تأخذ أى قيمة تخطر على بالك في المدى الذي تتغير فيه. شكل (١-٢٢) يبين تغير هذه الإشارة مع الزمن. لاحظ أن هذه الإشارة انسية من حيث القيمة كما رأينا ، كما أنها انسية في الزمن أيضاً، فهذه الدالة يمكن أن تكون لها قيمة معينة عند أى زمن يخطر على بالك أيضاً.



تخيل أننا بدأنا نأخذ درجة الحرارة عند فترات زمنية متساوية



ومحددة، كل نصف ساعة مثلاً. كما أنها سنقرأ درجة الحرارة عند كل زمان في صورة رقم صحيح وخانة عشرية واحدة فقط. أى أن درجة الحرارة ستكون مثلًا ٢٠ و ٢٢,١ و ٢٥,٩ و ٣٣,٤ و ٢٥,٩ وهكذا. هذا التمثيل لدرجة الحرارة نقول عنه أنه تمثيلاً رقمياً وهذه الإشارة نقول عنها أنها إشارة رقمية. شكل (١-٢٣) يبين هذه الإشارة. بمجرد تحويل الإشارة الانسية إلى رقمية تصبح كل عينة من العينات الواضحة في شكل (١-٢٣) عبارة عن رقم يوضع في العادة في الصورة الثنائيّة المكونة من وحaid وأصفار. بالرغم من أن كل الإشارات الطبيعية (درجة الحرارة والصوت والضغط وشدة الإضاءة وغيرها الكثير) موجودة في الصورة الانسية إلا أنه يمكن وضعها في الصورة الرقمية تمهدًا لإدخالها إلى الحاسوب حتى يمكن معالجتها رقمياً بالحاسوب وتخزينها في صورة رقمية على أى وسط من أوساط التخزين. كلنا نرى الآن الصوت وقد تم تخزينه في الحاسوب بحيث يمكن استرجاعه في أى وقت. كذلك إشارة الصورة فهناك الأفلام والأغانى المسجلة على ذاكرة

الحاسب أو على أقراص مدججة. هناك طرق عديدة لتحويل الإشارات من الصورة الانسيابية إلى الرقمية والعكس ولكن هذا الموضوع ليس هو المناسب لشرحها لأنها تحتاج لخلفيات لم يتم دراستها حتى الآن.

بعد تحويل أي إشارة إلى الصورة الرقمية (وحاید وأصفار) فإنها كإشارة جهد تأخذ مستويين فقط، مستوى يحدد الواحد، ومستوى يحدد الصفر. بذلك تصبح الإشارة الرقمية مع الزمن في صورة موجة مربعة كما في شكل (٢٤). بعض الأنظمة الرقمية تخصص الجهد الأعلى للواحد والجهد الأقل للصفر، وهذه الأنظمة تسمى أنظمة المنطق الموجب positive logic كما أن بعض الأنظمة تخصص الجهد الأعلى للصفر والجهد الأقل للواحد وتسمى أنظمة المنطق السالب negative logic كما في الشكل (٢٥). لاحظ الحافة الصاعدة والحافة النازلة في كل حالة.



من الأشياء الغير مرغوب فيها التي يمكن أن تحدث مع الموجات المربعة هو تجاوز الحدود عند الحافة الصاعدة أو النازلة والرنين أيضا الذي يكون عبارة عن موجة حبيبة تموت بعد فترة زمنية كما في شكل (٢٦ - ١). هذه العيوب تظهر في العادة نتيجة وجود مكثفات طفيلية غير مرغوب فيها في الدائرة.

## ٦ - الأجهزة المستخدمة لاختبار الدوائر الرقمية

سنعرض هنا سريعا لبعض الأجهزة الكثيرة الاستخدام في اختبارات وقياسات الإشارات عموما والرقمية بالذات، ونؤكّد على أننا لن نشرح هذه الأجهزة بالتفصيل لأن المكان المخصص لذلك هو مقرر قياسات ولكننا سنعرض شرعا سريعا مع صورة تبين كل واحد من هذه الأجهزة.


### مبين الذبذبات (الأوسولوسكوب) Oscilloscope

يعتبر الأوسولوسكوب من أكثر أجهزة القياس استخداما في معامل الإلكترونيات. يستخدم الأوسولوسكوب لبيان شكل الموجة الكهربية وكيفية تغيرها مع الزمن حيث يعرض العلاقة بين الجهد (أو التيار) مع الزمن. يمكن بذلك تحديد تردد


الموجة ومقدار جهدتها وزمن الارتفاع وزمن الانخفاض، كما يمكن ملاحظة أي تشويه في شكل الموجة. يمكن كذلك

عرض موجتان في نفس الوقت وملاحظة العلاقة بينهما. فمثلاً يمكن عرض دخل الدائرة وخرجها في نفس الوقت وملاحظة الفرق بينهما لمعرفة إذا كان هناك إزاحة في زاوية الطور بينهما أو إذا كان كل منهما معكوس الآخر، وعلاقة التردد بين كل منهما. شكل (٢٧-١) يبين صورة لأوسلوسكوب بقناتين. هناك بعض الأوسلوسكوبات الغالية الثمن التي تحتوي على ثلاثة قنوات أو أربع قنوات وليس أكثر من ذلك.

شكل (٢٧-١) الأوسولوسكوب



## ال محلل المنطقي Logic analyzer



شكل (٢٨-١) المحلل المنطقي Logic analyzer

يستخدم المحلل المنطقي في دوائر المعالجات أو الحاسوبات بكثرة نظراً لوجود الكثير من الإشارات التي يلزم رؤيتها كلها في نفس الوقت لتحليلها ومعرفة العلاقات بينها مثل الإشارات على خطوط مسار البيانات أو مسار العنوانين أو خطوط التحكم. يمكن استخدام المحلل المنطقي في أكثر من طريقة لعرض الإشارات كما يلى:

١- يستخدم المحلل المنطقي كأوسلوسكوب حيث يمكن

- عرض الإشارة مع الزمن ويمكن عرض أكثر من إشارة في هذه الطريقة قد يصل إلى ٤ إشارات في نفس الوقت.
- يستخدم المحلل المنطقي لبيان المخطط الزمني لعدد من الإشارات يصل إلى ١٦ و ٣٢ إشارة في نفس الوقت. المخطط الزمني في هذه الحالة يبين العلاقة الزمنية لكل إشارة وهل هي واحد أم صفر عند أي لحظة زمنية. عرض الإشارات مختلف عن الحالة السابقة حيث لا يبين تفاصيل مقدار الإشارة إلا أنها صفر أم واحد. هذه الحالة مهمة جداً في بيان إشارات البيانات أو العنوانين في المعالجات أو الحاسوبات.

٣- يمكن للمحلل المنطقي أن يعرض أكثر من إشارة بطريقة الأوسولوسكوب كما في الطريقة الأولى وفي نفس الوقت يعرض باقى الإشارات في نظام المخطط الزمني كما في الحالة الثانية.

٤- يمكن للمحلل المنطقي أن يعرض الإشارات بنظام جدول الحقيقة حيث يعرض الإشارات عبارة عن وحайд وأصفار مكتوبة وليس في مخطط زمني كما في الحالة الثانية. شكل (١ - ٢٨) يبين رسمًا توضيحيًا للمحلل المنطقي.

### المبين المنطقي Logic probe

هذا المبين عبارة عن أداة سهلة وبسيطة تمسك في اليد وهي في حجم القلم العادي تستخدمن لاختبار نقطة معينة في الدائرة لمعرفة هل الجهد عند هذه النقطة واحد أم صفر أم عبارة عن نبضات حيث يتم بيان كل حالة على ملبة بيان معينة مع صوت رنيني معين لكل حالة. شكل (١ - ٢٩أ و ب) يبين شكلين مختلفين لهذا المبين. هذا المبين رخيص الثمن ويمكن أن يكون في متناول أي واحد من الهواة.



### حاقد النبضات Pulse injector

حاقد النبضات يشبه المبين المنطقي تماماً سوى أنه يمكن به حقن نبضات عند نقطة معينة في الدائرة كدخل لهذه الدائرة حيث يمكن ملاحظة استجابة الدائرة لهذه النبضات عند أي خرج من مخرج الدائرة. شكل (١ - ٢٩ج) يبين هذا الحاقد.



### جهاز القياس متعدد الأغراض

#### Multimeter


هذا الجهاز من الأجهزة كثيرة الاستخدام في اختبار الدوائر الإلكترونية سواء الرقمية أو غير الرقمية. يمكن بهذا الجهاز قياس المقاومة بالأوم وقياس التيار وفرق الجهد سواء كان متعدد أو مستمر. يتميز هذا الجهاز بصغر حجمه ورخص ثمنه بحيث يمكن أن يكون في متناول أي هاوي. شكل (١ -

٣) يبين صورة لهذا الجهاز. هذا الجهاز منه الأنواع الرقمية كما في الشكل أو الأنواع الانسياحية ذات المؤشر.

### مولد ذبذبات Function generator

لابد أن يحتوى أى معمل للإلكترونيات على أجهزة توليد الذبذبات بالأشكال المختلفة سواء الموجات الجيبية أو المربعة أو المثلثة أو الموجات TTL القياسية، مع إمكانية تغيير كل من تردد ومقدار أى واحدة من هذه الموجات. شكل (١ - ٣١) يبين مولد الذبذبات.

### مصدر قدرة Power supply



شكل (١ - ٣١) مولد ذبذبات Function generator

لابد أن يحتوى أى معمل للإلكترونيات على مصادر قدرة تستخدم لتشغيل أى دائرة أو نظام إلكترونى تنوى اختباره أو تشغيله. في العادة تعطى مصادر القدرة جهدا متغيرا يمكن التحكم فيه أو جهدا ثابتا ٥ فولت يستخدم لتغذية الدوائر الرقمية بالذات. شكل (١ - ٣٢) يبين أحد مصادر القدرة. تباع الآن في محلات الإلكترونيات دوائر مصادر قدرة بسيطة وصغريرة الحجم ورخيصة الثمن كافية جدا للاستخدام مع المشاريع الشخصية التي ينفذها أى واحد من الهواة.



شكل (١ - ٣٢) مصدر قدرة Power supply

### ٧-١ تمارين

- حاول قراءة العديد من المقاومات ذات الألوان المتاحة في المعمل أو على أى لوحة إلكترونية يمكنك العثور عليها.
- بعد قراءة كل مقاومة في التمارين السابقات عن طريق ألوانها حاول قياسها باستخدام الجهاز متعدد الأغراض، وقارن بين النتيجتين. هل هناك خطأ؟ وهل هذا الخطأ يقع في المدى المحدد لدقة المقاومة؟
- حاول توصيل أكثر من مقاومة على التوالي، ثم على التوازي وقس قيمة المقاومة الناتجة في كل حالة.
- أعد التمارين ١ و ٢ و ٣ ولكن هذه المرة على المكثفات.

- ٦- على أى لوحة من اللوحات الإلكترونية حاول التعرف على أنواع الشرائح الإلكترونية المشبوبة عليها.
- ٧- حاول التعرف على كل أجهزة القياس الموجودة في المعمل أو الورشة التي تتدرب فيها.
- ٨- وصل مولد الذبذبات على الأوسولوسكوب ولاحظ الأشكال المختلفة للموجات التي ينتجها المولد.
- ٩- حاول قياس تردد ومقدار كل إشارة وقارن القراءة التي تحصل عليها من على الأوسولوسكوب مع القراءة الموجودة على زر المولد.

# الفصل الثاني

٢

## أنظمة العد

Numbering Systems

## ١-٢ مقدمة

**نحن** نعيش في عالم من الأرقام العشرية التي تتكون من العشرة أرقام الشهيرة صفر حتى تسعه. فلماذا ارتبطنا بهذا النظام؟ ولماذا توقفت صورة الأرقام عند تسعه؟ هل هذا له علاقة بأن أصابع اليد عشرة؟ لا أحد يدرى ... ربما ! السؤال الآن هو: هل من الممكن أن نستخدم نظام آخر للعد غير النظام العشري decimal system؟ تخيل أننا افترضنا وجود نظام ثنائي مثلا لا يحتوى إلا الرقم صفر والرقم واحد، أى أن أصابع اليد كانت اثنين بدلا من عشرة! . كيف سيكون العد في ظل هذا النظام، وكيف سنجمع أو نطرح في هذه الحالة؟ ولماذا النظام الثنائى binary system فقط؟ ماذا لو فرضنا نظام عد آخر يتكون من ثمانيه أرقام، الصفر حتى سبعة (النظام الثمانى octal system)! أو النظام المستعشرى hexadecimal system الذى يتكون من ستة عشرة رقما، صفر حتى ١٥ ، أو حتى أى نظام عد آخر. سنرى بالتفصيل في هذا الفصل كيفية استخدام أى نظام عد مختلف عن النظام العشري. المفاجأة كما سنرى هي أن بعض هذه الأنظمة تكون مفيدة جدا في بعض المواقف، فالنظام الثنائى مثلا هو النظام المستخدم بكثرة في أنظمة الحاسوبات، وشاع استخدام النظام الثمانى والنظام المستعشرى كذلك، ومعظم تعاملنا في هذا الكتاب سيكون مع الأرقام الثنائية كما سنرى.

## ٢-٢ النظام العشري Decimal system

لابد من المرور على نظام العد العشري وحقائق استخدامه حتى نستخدم هذه الحقائق ونعملها للحصول على أنظمة العد الأخرى. إننا في النظام العشري نستخدم عشرة أرقام من صفر حتى تسعه للتعبير عن الكميات من صفر حتى تسعه. عندما نعبر عن كميات أكبر من التسعة نستخدم عددا مركبا من نفس الأرقام من صفر حتى تسعه ولكن في هذه الحالة فإن موضع الرقم داخل العدد يكون له وزنا معينا. فمثلا العدد أو الكمية ٥١ تتكون من رقمين الواحد والخمسة ولكن الخمسة هنا موجودة في موقع أو في خانة العشرات التي يوزن كل واحد فيها بعشرة، لذلك فإن الخمسة في هذه الخانة تمثل خمسين. بينما الواحد يوجد في خانة الآحاد التي يمثل كل واحد فيها بنفس قيمته أى بواحد. لذلك فإن الرقم ٥١ يمكن أن نكتب على هذه الصورة:

$$51 = 5 \times 10 + 1 \times 1$$

وهكذا تم استحداث خانات جديدة مثل خانات المآت التي يمثل كل واحد فيها بمائة وخانة الآلاف التي يمثل كل واحد فيها بألف، وهكذا نرى أن هذه الخانات عبارة عن قوى أو أساس الرقم عشرة التي نقول عنها أنها قاعدة هذا النظام. الكمية ٤٩٩ مثلا يمكن كتابتها كما يلى:

$$499 = 4 \times 10^2 + 9 \times 10^1 + 9 \times 10^0$$

وكذلك الكمية 87535 يمكن كتابتها على الصورة:

$$87535 = 8 \times 10^4 + 7 \times 10^3 + 5 \times 10^2 + 3 \times 10^1 + 5 \times 10^0$$

إذا كانت الكمية العشرية تحتوى كسرًا فإن الأرقام الكسرية التي على يمين العلامة العشرية تكتب منسوبة إلى قوى سالبة من الرقم أو القاعدة 10 كما يلى:

$$535.25 = 5 \times 10^2 + 3 \times 10^1 + 5 \times 10^0 + 2 \times 10^{-1} + 5 \times 10^{-2}$$

وهكذا يمكن التعبير عن أي كمية بالأرقام من صفر حتى تسعة عن طريق فرض قيمة معينة لموضع الرقم داخل الكمية أو داخل العدد. قبل أن نترك النظام العشري decimal إلى النظام الثنائى binary نؤكد على أن هذا النظام به عشرة أرقام صفر حتى تسعة، وقاعدة هذا النظام هي العشرة.

### ٣-٢ نظام العد الثنائى Binary system

في النظام الثنائى يوجد رقمان فقط وهما الصفر 0 والواحد 1. معنى ذلك أن أي كمية أكبر من الواحد سنعبر عنها بعدد مركب من الأصفار والوحاید ولكن موضع كل صفر أو واحد سيكون له قيمة معينة هنا. أي أننا سنعتبر كل خانة يوجد فيها أي صفر أو واحد بقيمة معينة أخرى، هذه القيم ستكون قوى الرقم أو القاعدة 2 مثل قوى الرقم 10 في النظام العشري كما سبق. يتضح ذلك من الأمثلة التالية:

$$10 = 1 \times 2^1 + 0 \times 2^0 = 2 \quad (1-2)$$

$$101 = 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 5 \quad (2-2)$$

$$101011 = 1 \times 2^5 + 0 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 = 43 \quad (-2)$$

٣)

وهكذا أمكن التعبير عن أي كمية في النظام الثنائى بفرض قيمة للموضع أو الخانة التي يوجد بها الرقم الثنائى مضروبا في أحد قوى الرقم 2. الآن يمكننا العد بالنظام الثنائى باتباع نفس نظام العد العشري حيث كنا نعد من صفر حتى تسعة ثم نبدأ خانة جديدة وهى خانة العشرات ونضع بها واحد ونستمر في العد ١٠، ١١، ١٢، ١٣، ... حتى ٩٩ بعدها نزيد واحد في خانة العشرات ونستمر في العد ٢٠، ٢١، ٢٢، ... وهكذا حتى ٩٩ بعدها نفتح خانة جديدة (المئات) ونستمر في العد ١٠١، ١٠٢، ... وهكذا حتى ٩٩٩ ثم نبدأ خانة جديدة وهكذا. بنفس الطريقة

الأرقام العشيرية		الأرقام الثنائية				
0	0	0	0	0	0	0
1	0	0	0	0	1	
2	0	0	1	0	0	
3	0	0	1	1		
4	0	1	0	0		
5	0	1	0	1		
6	0	1	1	0		
7	0	1	1	1		
8	1	0	0	0		
9	1	0	0	1		
10	1	0	1	0		
11	1	0	1	1		
12	1	1	0	0		
13	1	1	0	1		
14	1	1	1	0		
15	1	1	1	1		

جدول ١-٢

سنعد في النظام الثنائي ٠، ١ ثم نبدأ خانة جديدة ١٠، ١١، ثم نبدأ خانة جديدة ١٠٠، ١٠١، ... حتى ١١١ ثم نبدأ خانة جديدة، وهكذا نستمر في العد. جدول ١-٢ يبين الأعداد من صفر حتى ١٥ والقيمة العشرية المقابلة لكل عدد. لاحظ في هذا الجدول أننا لكي نعد من صفر حتى ١٥ يلزمـنا أربع خانات ثنائية. الآن يمكن كتابة القاعدة التالية:

**أكبر قيمة عشرية يمكن أن نصل إليها لعدد معين من الخانات الثنائية تساوى  $(2^n - 1)$**  حيث  $n$  هي عدد الخانات الثنائية. فإذا كانت  $n=4$  فأكبر عدد يمكن أن نصل إليه هو ١٥ وإذا كانت  $n=5$  فأكبر قيمة هي ٣١ وإذا كانت  $n=6$  فأكبر قيمة هي ٦٣ وهكذا.

### ١-٣-٢ طريقة التحويل من النظام الثنائي إلى النظام العشري

طريقة التحويل من النظام الثنائي إلى العشري سهلة و مباشرة ولقد رأيناها في المعادلات (١-٢) و (٢-٢) و (٢-٣) ونسوق مثال آخر نوضح به هذه الطريقة:

$$11011_2 = 1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 = 27_{10}$$

الرقم الجانبي بعد أي عدد يدل على نوع هذا العدد، فالرقم ٢ الجانبي يعني أن هذا العدد ممثل في النظام الثنائي والرقم ١٠ يعني أن هذا العدد ممثل في النظام العشري. الخانة في النظام الثنائي التي تأخذ صفر أو واحد تسمى بت. أول خانة من اليمين تسمى الخانة ذات القيمة الصغرى Least Significant Bit, LSB وأخر خانة ناحية اليسار تسمى الخانة ذات القيمة العظمى Most significant bit, MSB.

في حالة احتواء الرقم على كسر مثل 11011.1101 فإن المكافئ العشري في هذه الحالة يمكن حسابه كالتالي:

$$\begin{aligned} 11011.1101 &= 1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1} + 1 \times 2^{-2} + 0 \times 2^{-3} + 1 \times 2^{-4} \\ &= 16 + 8 + 2 + 1 + 0.5 + 0.25 + 0.0625 \\ &= 27.7135 \end{aligned}$$

حيث النقطة في الرقم الثنائي ستنطلق عليها العلامة الثنائية بدلاً من العلامة العشرية في حالة النظام العشري.

### ٢-٣-٢ التحويل من النظام العشري إلى النظام الثنائي

الطريقة الأولى للتحويل من نظام عشري إلى نظام ثنائي هي عن طريق تحويل الرقم العشري إلى مجموعة من أوزان الرقم ٢ ابتداء من  $2^0$  ثم  $2^1$  ثم  $2^2$  وهكذا. إن وجد رقم مقابل لواحد من هذه الأوزان توضع الخانة المقابلة بواحد وإن لم يوجد توضع الخانة المقابلة بصفر فالرقم ٩ مثلاً عبارة عن  $8+1$  حيث الشمانية هي  $2^3$  والواحد هو  $2^0$  وعلى ذلك فالرقم ٩ يمكن وضعه على الصورة:

$$2^3 \ 2^2 \ 2^1 \ 2^0$$

$$1 \ 0 \ 0 \ 1$$


وهذه هي بعض الأمثلة الإضافية لذلك:

$$12 = 8 + 4 = 2^3 + 2^2 = 1100$$

$$25 = 16 + 8 + 1 = 2^4 + 2^3 + 2^0 = 11001$$


$$58 = 32 + 16 + 8 + 2 = 2^5 + 2^4 + 2^3 + 2^1 = 111010$$

$$82 = 64 + 16 + 2 = 2^6 + 2^4 + 2^1 = 1010010$$



هذه الطريقة في العادة تستخدم مع الأرقام الصغيرة، أما مع الأرقام الكبيرة فطريقة القسمة المتتالية على ٢ هي الأنسب للتحويل من النظام العشري إلى النظام الثنائي. في هذه الطريقة نقسم الرقم العشري على ٢ على مرات متتابعة. في كل مرة سيبقى إما واحد أو صفر هذا الباقي يمثل بذات الرقم الثنائي من اليمين إلى اليسار، أما ناتج القسمة فنأخذه ونقسمه على ٢ مرة أخرى إلى أن يؤول ناتج القسمة إلى صفر. شكل (٢ - ١) يوضح هذه العملية. نلاحظ من هذا الشكل أنه تم قسمة الرقم ١٢ على ٢ فكانت

النتيجة تساوى ستة والباقي صفر يمثل أول بت في العدد الثنائي من اليمين، بعد ذلك أخذنا الرقم ٦ وقسمناه على ٢ مرة أخرى فكان



الناتج ٣ والباقي صفر الذي يمثل البت الثانية في العدد الثنائي، بعد ذلك قسمنا ٣ على ٢ فكان الناتج واحد والباقي واحد يمثل الخانة الثالثة في العدد الثنائي، وأخيراً أخذنا الرقم ١ وقسمناه على ٢ فكان الناتج صفر والباقي واحد وهذا يمثل الخانة رقم ٤ والأخيرة في العدد الثنائي.

لتحويل الأرقام الكسرية من النظام العشري إلى النظام الثنائي يمكن اتباع طريقة الأوزان للرقم ٢ عن طريق وضع الرقم العشري في صورة مجموعة

لتحويل الأرقام الكسرية من النظام

من الكسور كل منها أحد قوى الرقم ٢ السالبة ولكن هذه الطريقة تكون في العادة أصعب. لذلك نفضل استخدام الطريقة الثانية وهي طريقة الضرب المتتالي في ٢ . في هذه الطريقة نضرب الكسر في ٢ فإذا ظهر واحد صحيح في نتيجة الضرب، نضع هذا الواحد في الرقم الثنائي، وإذا لم يظهر واحد صحيح نضع صفر في الرقم الثنائي، بعد ذلك نأخذ الكسر الناتج ونجرى عليه نفس العملية، وهكذا إلى أن يتلاشى الكسر أو نكتفى بعدد معين من الخانات بعد العلامة الثنائية. شكل (٢-٢) يبين هذه الطريقة بوضوح. في هذا الشكل نريد تحويل الكسر 0.3125 إلى كسر ثنائي لذلك تم ضرب هذا الكسر في ٢ فكان الناتج هو

الحمل	الناتج
$0 + 0 =$	0
$0 + 1 =$	1
$1 + 0 =$	1
$1 + 1 =$	0
شكل (٢ - ٣) القوانين الأساسية لعملية الجمع الثنائي	

$$\begin{array}{r}
 \text{الحمل} \\
 \begin{array}{r}
 1 \quad 1 \\
 0 \quad 1 \quad 1 \\
 + \quad 0 \quad 1 \quad 1 \\
 \hline
 1 \quad 1 \quad 0
 \end{array}
 \end{array}$$

شكل (٢ - ٤) مثل  
العمليات الجمع الثنائي

أى صفر صحيح، لذلك فإن أول خانة في الكسر الثنائي ستكون صفر كما في الشكل. بعد ذلك نأخذ الكسر 0.625 ونضربه في ٢ فيكون الناتج هو 1.25 وهو عبارة عن واحد صحيح يوضع في المخانة الثانية للرقم الثنائي، ونأخذ الكسر 0.25 ونضربه في ٢ مرة أخرى فيكون الناتج هو 0.5 فنضع

صفر في الرقم الثنائي ونضرب الكسر 0.5 في ٢، فيكون الناتج هو 1.0 فنضع واحد في الرقم الثنائي ونوقف عملية الضرب طالما أن الكسر الناتج أصبح صبراً. وعلى ذلك فالكسر الثنائي سيكون 0.0101.

### ٣-٣-٢ العمليات الحسابية في النظام الثنائي

سنرى في هذا الجزء كيفية إجراء العمليات الحسابية الأساسية، الجمع والطرح والضرب والقسمة، في النظام الثنائي لما في ذلك من أهمية في التعامل مع الإشارات الثنائية داخل الحاسوب كما سنرى في الفصول القادمة.

$  \begin{array}{r}  1 \quad 1 \quad 1 \quad 1 \\  1 \quad 0 \quad 1 \quad 0 \\  \hline  \underline{1 \quad 1 \quad 0 \quad 0}  \end{array}  $	$  \begin{array}{r}  1 \quad 1 \quad 1 \quad 1 \\  1 \quad 0 \quad 1 \quad 0 \\  \hline  \underline{1 \quad 1 \quad 0 \quad 0}  \end{array}  $
$  \begin{array}{r}  \text{الحمل} \\  \begin{array}{r}  \uparrow \quad \uparrow \quad \uparrow \quad \uparrow \\  1 \quad 1 \quad 0 \quad 0  \end{array}  \end{array}  $	$  \begin{array}{r}  \text{الحمل} \\  \begin{array}{r}  \uparrow \quad \uparrow \quad \uparrow \quad \uparrow \\  1 \quad 1 \quad 0 \quad 0  \end{array}  \end{array}  $

شكل (٢ - ٥) الحمل وناتج الجمع لثلاث بتات

#### أولاً: الجمع الثنائي

القوانين الأساسية لجمع خانتين ثنائيتين موضحة في شكل (٢ - ٣). نلاحظ من هذا الشكل أن جميع هذه العمليات تعطي صبراً في الحمل ما عدا العملية الأخيرة وهي جمع ١+١ التي تعطى مجموع أو ناتج يساوى صفر وحمل يساوى واحد. بتطبيق هذه القوانين يمكن إجراء عمليات الجمع على أي عددين كما في شكل (٢ - ٤) الذي يبين عملية جمع الرقمين 011 و 011

والتي تعطى الناتج 11 . القاعدة هي أنه كلما تم جمع واحد زائد واحد فإن الناتج يكون صفرًا في نفس العمود ويتم حمل واحد إلى الخانة أو العمود التالي كما في الشكل. في شكل (٢ - ٤) حاصل جمع العمود الأول يعطى ناتج صفر وحمل واحد يجمع مع العمود الثاني. حاصل جمع العمود الثاني  $1+1=2$  يعطى واحد وحمل واحد للخانة الثالثة، وحاصل جمع العمود الثالث  $0+0+1=1$  يعطى واحد وحمل صفر حيث تنتهي العملية. في وجود الحمل من أي عمود للعمود التالي فإنك ستجمع ثلاثة برات وناتج الجمع لثلاث برات موضح في شكل (٢ - ٥).

	الاستلاف	الناتج
$0 - 0 =$	0	0
$1 - 1 =$	0	0
$1 - 0 =$	1	0
$0 - 1 =$	1	1

**شكل (٢ - ٦) القوانين الأساسية لعملية الطرح الثنائي**

$$\begin{array}{r}
 \text{الاستلاف} \leftarrow 10 \\
 1 \ 0 \ 1 \\
 - 0 \ 1 \ 1 \\
 \hline
 0 \ 1 \ 0
 \end{array}$$

**شكل (٢ - ٧) مثال لعمليات الطرح الثنائي**

**ثانياً: الطرح الثنائي**  
القوانين الأساسية للطرح موضحة في شكل (٢ - ٦). نلاحظ من هذا الشكل أن الاستلاف دائمًا صفر ما عدا

الحالة التي يتم فيها طرح واحد من صفر حيث أنه في هذه الحالة

	الناتج
$0 \times 0 =$	0
$0 \times 1 =$	0
$1 \times 0 =$	0
$1 \times 1 =$	1

**شكل (٢ - ٨) القوانين الأساسية لعملية الضرب الثنائي**

يكون الناتج واحد والاستلاف borrow واحد أيضًا. لاحظ أنه عند استلاف واحد من عمود إلى العمود الذي على يمينه فإن هذا الواحد يكون باثنين (يكافئ عملية استلاف الواحد بعشرة في النظام العشري). شكل (٢ - ٧) يوضح مثال لطرح الرقم 011 من الرقم 101 حيث كان الناتج هو 010. في العمود الأول من اليمين تم طرح واحد من واحد فكان الناتج صفرًا. في العمود الثاني تم طرح واحد من صفر لذلك لم استلاف واحد باثنين (10) كما في الشكل حيث تم طرح واحد من اثنين فكان الناتج واحد. في العمود الثالث تم طرح صفر من صفر فكان الناتج صفرًا وعلى ذلك كانت النتيجة النهائية هي 010 كما في الشكل.

$$\begin{array}{r}
 1011 \\
 \times 1001 \\
 \hline
 1011 \\
 0000 \\
 0000 \\
 \hline
 1011 \\
 1100011
 \end{array}$$

**شكل (٢ - ٩) مثال للضرب الثنائي**


### ثالثاً: الضرب الثنائي

شكل (٢ - ٨) يبين العمليات الأساسية للضرب الثنائي. نلاحظ أن ناتج الضرب دائمًا صفر إلا عندما يكون الطرفين وحيد. عند ضرب أي رقمين تتبع نفس طريقة الضرب في النظام العشري حيث نضرب خانات المضروب في المضروب فيه خانة بعد خانة مع الإزاحة ناحية اليمين بمقدار خانة ثم

نقوم بالجمع كما في شكل (٢ - ٩) الذي يبين عملية ضرب الرقمين 1011 و 1001 حيث كان الناتج هو 1100011.

#### رابعاً: القسمة الثنائية

القسمة في النظام الثنائي تتم بنفس طريقة النظام العشري. شكل (١٠ - ٢) يبين مثلاً لذلك حيث تم قسمة الرقم 1110 على الرقم 10 حيث كانت النتيجة تساوى 111.



#### ٤-٢ المتمم الأحادي والمتمم الثنائي Ones and twos complement

المتممات الأحادية والثنائية مفيدة جداً في تمثيل الأرقام السالبة وفي إجراء العمليات الحسابية التي تتم داخل الحاسوب. المتمم الأحادي لأى رقم نحصل عليه ببساطة عن طريق عكس كل واحد إلى صفر، وكل صفر إلى واحد كما في المثال التالي:

$$\begin{array}{r} \text{الرقم الثنائي} & 1101001 \\ \text{المتمم الأحادي} & 0010110 \end{array}$$

المتمم الثنائي لأى رقم ثبائي يمكن الحصول عليه بإضافة واحد للمتمم الأحادي لهذا الرقم كما في المثال التالي:

$$\begin{array}{r} \text{الرقم الثنائي} & 1101001 \\ \text{المتمم الأحادي} & 0010110 \\ \text{إجمع ١ مع المتمم الأحادي} & 1 + \\ \hline \text{المتمم الثنائي} & 0010111 \end{array}$$

هناك طريقة بسيطة وسهلة للحصول على المتمم الثنائي مباشرة في خطوتين كما يلى:

- ١ - ابدأ من ناحية اليمين للرقم المطلوب إيجاد المتمم الثنائي له واتكتب بتاته كما هي حتى أول واحد تقابل له اكتبه كما هو أيضاً.
  - ٢ - كل البتات بعد أول واحد، إعكسها فتحصل على المتمم الثنائي.
- كمثال على ذلك الرقم 10111000:
- ١ - من أقصى اليمين هناك ٣ أصفار مع أول واحد نكتبها كما هي كالتالى: 1000.

٢ - ثم كل البتات بعد ذلك يتم عكسها فنحصل على 01001000 وهو المتم الثنائي للرقم المعطى.

كمثال آخر على ذلك نفترض الرقم 011:

١ - نبدأ من ناحية اليمين أول بت واحد نكتبها كما هي.

٣ - ثم نعكس كل البتات بعد ذلك فنحصل على الرقم 101 الذي يمثل المتم الثنائي للرقم المعطى.

## ٥-٢ الأرقام السالبة والموجبة في النظام الثنائي

لا تخلو العمليات الحسابية في الحاسوبات من جمع أو طرح أو ضرب أو قسمة أرقام قد تكون سالبة وقد تكون موجبة. فمثلاً ما هي نتيجة جمع الرقمان (3) + (-9)، وهكذا فإن هناك حاجة ضرورية للتعبير عن الإشارة في الأرقام الثنائية. بالطبع فإن العلامة (+) و (-) غير معرفة في النظام الثنائي فما هو العمل؟ في النظام الثنائي تم التعارف على أن تعتبر آخر بت في الرقم من ناحية اليسار هي بت الإشارة. فإذا كانت هذه البت تساوى صفر فالرقم موجب وإذا كانت هذه البت تساوى واحد فالرقم سالب. بعد ذلك هناك ثلاثة طرق للتعبير عن الرقم كما يلى:

### ١-٥-٢ النظام الأول: نظام مقدار الإشارة **Sign magnitude**

في هذا النظام تعتبر خانة الإشارة هي الخانة التي في أقصى يسار الرقم وباقى البتات تمثل مقدار هذا العدد. فمثلاً الرقم 0101، فيه خانة الإشارة تساوى 0 فالرقم موجب وباقى الرقم هو 101 الذي يمثل القيمة 5، إذن فهذا الرقم عبارة عن 5+. بينما الرقم 1101 فيه خانة الإشارة تساوى واحد والبتات 101 تمثل 5، إذن فالرقم الثنائي 1101 يمثل الرقم (-5) أي أن الفرق الوحيد بين الرقمان 5+، 5- هو الواحد أو الصفر في الخانة الموجودة في أقصى اليسار. أى أنه في نظام مقدار الإشارة للتعبير عن الأرقام السالبة والموجبة ، فإن كل من الرقمان السالب والموجب يكون لهما نفس شكل البتات و يختلفان فقط في بت الإشارة.

### ٢-٥-٢ النظام الثاني: نظام المتم الأحادي

في هذا النظام يمثل الرقم السالب بالمتم الأحادي لنظيره الموجب فمثلاً الرقم 0101 يمثل (5+) لأن آخر بت على اليسار تساوى صفر، وعلى ذلك فالمتم الأحادي للرقم السابق وهو 1010 يمثل الرقم (5-).

**٣-٥-٢ النظام الثالث: نظام المتمم الثنائي**

في هذا النظام يمثل الرقم السالب بالمتمم الثنائي لنظيره الموجب. فمثلاً الرقم 0101 يمثل الرقم (+5) والمتمم الثنائي له هو 1011 يمثل الرقم (-5). نظام المتمم الثنائي هو الأكثر استخداماً في الأنظمة الرقمية كما سُنرى فيما بعد.

**مثال**

ما هي قيمة الرقم 11000 والرقم 01011 في كل نظام من الأنظمة السابقة؟

**في النظام الأول نظام مقدار الإشارة:** الرقم 11000 هو رقم سالب لأن آخر بت تساوى واحد، ومقداره هو  $8 = 2^3$  وعلى ذلك فهذا الرقم هو (-8)، بينما الرقم 01011 فهو رقم موجب لأن آخر بت صفر وقيمتها هي  $+11$  (إحدى عشر).

**في نظام المتمم الأحادي:** الرقم 11000 هو رقم سالب لأن آخر بت تساوى واحد وعلى ذلك فقيمة هذا الرقم هي المتمم الأحادي له وهي 00111، وعلى ذلك فإن الرقم 11000 يمثل الرقم (-7). بينما الرقم 01011 فهو رقم موجب وقيمتها هي  $(+11)$  أو إحدى عشر.

**في نظام المتمم الثنائي:** الرقم 11000 سالب لأن آخر بت تساوى واحد وقيمة الرقم هي المتمم الثنائي له وهي 01000 وبالتالي فالرقم هو (-8). أما الرقم 01011 فهو موجب وقيمتها هي  $(+11)$  أو إحدى عشر).

في نظام المتمم الثنائي الرقم 11000 يمكن كتابته على الصورة :

$$\begin{aligned} 11000 &= -1 * 2^4 + 1 * 2^3 \\ &= -16 + 8 = -8 \end{aligned}$$

والرقم 01011 يمكن كتابته على الصورة :

$$01011 = -0 * 2^4 + 1 * 2^3 + 1 * 2^1 + 1 * 2^0 = 11$$

أى أن قيمة الرقم هي التمثيل الحقيقى للوحيد الموجود فيه بما في ذلك بت الإشارة سوى أن قيمة بت الإشارة تكتب سالبة. وهذه ميزة من مميزات استخدام المتمم الثنائي هي أن قيمة الرقم العشرية تحسب مباشرة بطريقة التحويل من ثنائى إلى عشري العادى سوى أن بت الإشارة تكتب سالبة. أيضاً من عيوب طريقة المتمم الأحادي أن الصفر (0000) متممه الأحادي (1111) أى أن هناك فرق بين (+0) و (-0). بينما في المتمم الثنائي فإن (0000) متممه الثنائي هو أيضاً (0000).

عندما يمثل رقم ثنائى بأربع خانات مثلاً فإذا كان هذا الرقم بدون إشارة فإن قيمة هذا الرقم ستتراوح بين 0 و  $15 = 2^4 - 1$ . بينما إذا كان هذا الرقم بإشارة فإن قيمته تتراوح بين  $(2^{n-1} - 1) - (2^{n-1})$  أى  $(-8) = -2^3$  حتى  $(7) = 2^3 - 1$ . لاحظ أن المدى لم يتغير سوى أنه في حالة اعتبار الإشارة فإن الرقم يتراوح بين 8 حتى 7+. في حالة 8 خانات تتراوح قيمة الرقم بين صفر و 255 في حالة عدم اعتبار الإشارة ، وبين -128 حتى 127 في حالة اعتبار الإشارة.

## ٦-٢ العمليات الحسابية على الأعداد ذات الإشارة

سنرى في هذا الجزء كيف تجرى العمليات الحسابية المختلفة على الأعداد ذات الإشارة وسنقتصر على نظام المتمم الثنائى فقط لأنه النظام الشائع كما قلنا في الأنظمة الرقمية عامة وأنظمة الحاسوبات والمعالجات الدقيقة بصفة خاصة.

### ١-٦-٢ عملية الجمع

سنجرى العمليات في هذا الجزء على أعداد من 8 بت (1 بايت). هناك أربع احتمالات لطبيعة الأعداد التي سنجرى عليها عملية الجمع وهي كالتالى:

- ١ - كلا العدددين موجب.
- ٢ - عدد موجب والآخر سالب و الموجب هو الأكبر.
- ٣ - عدد موجب والآخر سالب و السالب هو الأكبر.
- ٤ - كلا العدددين سالب.

سنأخذ كل حالة على حدة وسنسوق مثال لكل منها.

جمع عددين كل منهما موجب :

$$\begin{array}{r}
 0\ 0\ 0\ 0\ 1\ 0\ 0\ 1 \\
 + 0\ 0\ 0\ 0\ 0\ 1\ 0\ 1 \\
 \hline
 0\ 0\ 0\ 0\ 1\ 1\ 1\ 0
 \end{array}
 \qquad
 \begin{array}{r}
 9 \\
 + 5 \\
 \hline
 14
 \end{array}$$

النتيجة موجبة كما نرى.

جمع عددين أحدهما موجب والآخر سالب والموجب أكبر:

$$\begin{array}{r}
 0\ 0\ 0\ 0\ 1\ 0\ 0\ 1 \\
 + 1\ 1\ 1\ 1\ 1\ 0\ 1\ 1 \\
 \hline
 1\ 0\ 0\ 0\ 0\ 1\ 0\ 0
 \end{array}
 \qquad
 \begin{array}{r}
 9 \\
 + (-5) \\
 \hline
 + 4
 \end{array}$$

النتيجة  $+4$  وهى كما نرى موجبة مع إهمال الحمل الأخير.

### جمع عددين أحدهما موجب والآخر سالب والثالث أكبر:

$$\begin{array}{r}
 11110111 \\
 + 00000101 \\
 \hline
 11111100
 \end{array} \quad (-9)$$

النتيجة سالبة وبأخذ المتمم الثنائى له يعطى  $00000100$   $(-4)$ .

### كلا العددين سالب:

$$\begin{array}{r}
 11110111 \\
 + 11111011 \\
 \hline
 111110010
 \end{array} \quad -14$$

النتيجة سالبة كما نرى ( $-9$ ) وبأخذ المتمم الثنائى للنتيجة بعد إهمال الحمل الأخير يعطى  $00001110$  وهى  $(-14)$ .

## ٢-٦-٢ خطأ الفيضان Over flow error

عند جمع عددين ( في الغالب كل منهما موجب أو كل منهما سالب ) فإذا زادت النتيجة عن  $127+1$  أو كانت أقل من  $128-$  فإنه يحدث حمل على خانة الإشارة وتكون الإشارة في هذه الحالة غير ممثلة تمثيلاً صحيحاً للنتيجة. كمثال على ذلك جمع العددين التاليين:

$$\begin{array}{r}
 0111101 \\
 + 00111010 \\
 \hline
 10110111
 \end{array} \quad \begin{array}{r}
 125 \\
 + 58 \\
 \hline
 +183
 \end{array}$$

نجد أن بت الإشارة تساوى 1 مما يعني أن النتيجة سالبة وهذا خطأ لأننا نجمع عددين موجبين لذلك يجب أن تكون النتيجة موجبة كما في الجمع العشري. هذا كما رأينا نتج عن جمع عددين نتيجتهما كانت أكبر من  $127+$  لذلك حصل حمل على خانة الإشارة فأفسدها. هذا الخطأ عندما يحدث تحدى منه الحاسوبات يجعل علم الفيضان يساوى 1، وفي هذه الحالة يكون هناك تصحيح للنتيجة بطريقة معينة خارج نطاق هذا الموضع.

**٣-٦-٢ عملية الطرح**

عملية الطرح هي في الأصل عملية جمع بعد تغيير إشارة المطروح، فمثلاً (9-5) هي حاصل جمع (9) زائد (-5)، ومعروف أن الرقم (-5) هو المتمم الثنائي للرقم 5. أيضاً (-9) هي حاصل جمع الرقمين (9) زائد (-5) وهو ما يكافئ المتمم الثنائي للمتمم الثنائي للرقم 5 ، أى الرقم 5 الأصلي. لذلك يمكننا أن نخلص أن عملية الطرح هي عملية جمع المطروح منه زائد المتمم الثنائي للمطروح. يتضح ذلك من الأمثلة التالية:

$$\begin{array}{r}
 0\ 0\ 0\ 0\ 1\ 0\ 0\ 0 \\
 + 1\ 1\ 1\ 1\ 1\ 0\ 1 \\
 \hline
 0\ 0\ 0\ 0\ 0\ 1\ 0\ 1
 \end{array}
 \quad
 \begin{array}{r}
 8 \\
 -3 \\
 +5
 \end{array}$$

$$\begin{array}{r}
 1\ 1\ 1\ 1\ 1\ 0\ 0\ 0 \\
 + 1\ 1\ 1\ 1\ 1\ 0\ 1 \\
 \hline
 1\ 1\ 1\ 1\ 0\ 1\ 0\ 1
 \end{array}
 \quad
 \begin{array}{r}
 -8 \\
 -3 \\
 -11
 \end{array}$$

النتيجة سالبة وتساوي 00001011 وهي (-11) أو سالب إحدى عشر.  
بالنسبة للضرب والقسمة يتم اتباع نفس الخطوات السابقة.

**٧-٢ النظام الشماني Octal system**

يتكون نظام العد الشماني من ثمانية أرقام هي: 0, 1, 2, 3, 4, 5, 6, 7  
أى رقم أكبر من 7 يكتب في أكثر من خانة كما يلى:  
6, 7, 10, 11, 12, ..., 15, 16, 17, 20, 21, ..., 25, 26, 27, 30, 31, ...

**١-٧-٢ التحويل من النظام الشماني إلى النظام العشري**

هذه العملية سهلة حيث أننا نضرب كل رقم في وزن الخانة التي يوجد بها هذا الرقم في النظام الشماني .  
قاعدة العد في النظام الشماني هي 8 ولذلك فإن أوزان الخانات ستكون كالتالي:  $8^0, 8^1, 8^2, 8^3$  وهكذا.  
كمثال على ذلك:

$$\begin{aligned}
 (235)_8 &= 2*8^2 + 3*8^1 + 5*8^0 \\
 &= 2*64 + 3*8 + 5 = (157)_{10}
 \end{aligned}$$

## ٢-٧-٢ التحويل من النظام العشري إلى النظام الثنائي

هنا أيضاً تم عملية التحويل عن طريق القسمة المتتابعة على الرقم ٨ كما في المثال التالي:

$$\begin{array}{r} 157 \\ \hline 8 \\ 19 \\ \hline 8 \\ 19 \\ \hline 8 \\ 2 \\ \hline 8 \\ 2 \\ \hline 8 \\ 0 \end{array} \quad \begin{array}{l} \text{الباقي} \\ 5 \\ \\ 3 \\ \\ 2 \end{array}$$

وعلى ذلك فالرقم الثنائي الناتج هو ٠.٢٣٥.

بنفس الطريقة يمكن تحويل الكسور من النظام الثنائي إلى النظام العشري عن طريق الضرب في قوى الرقم ٨ السالبة وتحويل الكسور العشرية إلى كسور ثنائية عن طريق الضرب المتتالي في ٨ ونعتبر دائمًا الناتج الصحيح من عملية الضرب كما فعلنا مع الأعداد الثنائية وكما في الأمثلة التالية:

$$\begin{aligned} (0.35)_8 &= 3 \cdot 8^{-1} + 5 \cdot 8^{-2} \\ &= 0.453_{10} \end{aligned}$$

$$(0.56)_{10} = \begin{array}{r} 0.56 \\ \hline 8 \times \\ 4.48 \\ \hline 0.48 \\ \hline 8 \times \\ 3.84 \\ \hline 0.84 \\ \hline 8 \times \\ 6.72 \\ \hline \end{array} = 0.436..._8$$

## ٣-٧-٢ التحويل من ثانوي إلى ثانوي و العكس

كل رقم في النظام الثنائي يمكن تمثيله بثلاث بิตات في النظام الثنائي كما في جدول ٢-٢. يمكن استغلال ذلك في تحويل أي رقم في النظام الثنائي إلى مكافئ له في النظام الثنائي عن طريق وضع كل رقم ثانوي بما يكافئه في النظام الثنائي كما في المثال التالي:

$$(354)_8 = 011\ 101\ 100_2$$

كما يمكن تحويل أي عدد في النظام الثنائي إلى مكافئ له في النظام الثنائي عن طريق تقسيمه من اليمين إلى مجاميع كل منها ٣ بت ونكتب الرقم الثنائي المكافئ لكل مجموعة كما يلي:

$$1011100101 = 1\ 011\ 100\ 101_2 = 1345_8$$

النظام الثنائي	النظام الثنائي		
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

جدول ٢-٢

## ٨-٢ نظام العد الستعشرى

### Hexadecimal system

الأرقام الستعشرية	الأرقام الثنائية			
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
A	1	0	1	0
B	1	0	1	1
C	1	1	0	0
D	1	1	0	1
E	1	1	1	0
F	1	1	1	1

في النظام الستعشرى يوجد ١٦ رقمًا وهى كالتالى:  
 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F  
 في هذا النظام نجد أن أشكال الأرقام حتى ٩ نفذت، لذلك تم استخدام باقى الأشكال الستة عشرة في صورة حروف وهى الحروف A و B و C و D و E و F. بعد الرقم F يبدأ استخدام خانات إضافية لتمثيل الأعداد حيث كل خانة يكوم لها وزن وهذا الوزن هو قوى العدد ١٦ وهو كالتالى  $16^0$  و  $16^1$  و  $16^2$  و  $16^3$  وهكذا. يمكن أن نعد في النظام الستعشرى كما يلى :

#### جدول ٣-٢

0,1,...,9,A,B,C,D,E,F,10,11,12,...,19,1A,1B,...,1F,20,21,...,29,2A,...,2F,3  
 40,... 0,31,...,39,3A,...3F,

للحويل من النظام الستعشرى للعشري تتبع الطرق السابقة وهى الضرب في قوى العدد ١٦ كما يلى:  

$$3F2_{16} = 3*16^2 + 15*16^1 + 2*16^0$$

$$= 1010_{10}$$

وللحويل من النظام العشري إلى النظام الستعشرى تتبع نظام القسمة المتتابعة على ١٦ كما يلى:

$$\begin{array}{r} \text{الباقي} \\ \frac{323}{16} = 20 \qquad \qquad 3 \\ \frac{20}{16} = 1 \qquad \qquad 4 \\ \frac{1}{16} = 0 \qquad \qquad 1 \\ 323_{10} = 143_{16} \end{array}$$

بالنسبة للكسور تتبع معها نفس ما اتبناه في الأنظمة السابقة.

أى عدد سبعى يمكن تمثيله في ٤ خانات ثنائية كما في جدول ٣-٢ . ويمكن استغلال ذلك في عملية التحويل من سبعى إلى ثنائي والعكس كما في الأمثلة التالية:

$$4F2_{16} = 010011110010_2$$

$$1A49_{16} = 1101001001001_2$$

لاحظ أنه باستخدام النظام الثمانى والسبعينى يكون هناك توفير في عدد الخانات المستخدمة وهذه ميزة في استخدام هذه الأنظمة. أنظر مثلاً إلى العدد  $124_{10}$  في النظام العشري وتمثيله في الأنظمة المختلفة:

$$124_{10} = 1111100_2$$

$$= 174_8$$

$$= 7C_{16}$$

نلاحظ أن العدد  $124_{10}$  مكون من ٣ خانات في النظام العشري وفي النظام الثنائى يحتاج إلى ٧ خانات وفي النظام الثمانى يحتاج إلى ٣ خانات وفي النظام السبعى يحتاج إلى خانتين فقط.

## ٩-٢ الأرقام العشرية المكودة ثنائياً

### Binary Coded Decimal (BCD) Numbers

الأرقام العشرية المكودة ثنائياً هي طريقة لتمثيل الأرقام العشرية من صفر حتى تسعة في صورة أكواد ثنائية. بالطبع لكي يتم ذلك فإننا سنحتاج لأربعة برات حتى يمكن تمثيل هذه الأرقام. جدول ١-٢ يبين الأرقام العشرية من صفر حتى ٩ والمكود الثنائى لكل منها. هذه الطريقة لتمثيل الأرقام تكون مفيدة جداً بالذات في إدخال البيانات إلى الحاسوب من خلال لوحة المفاتيح أو إظهار هذه الأرقام على شاشة عرض أو مظهر وذلك لأننا نعيش في عالم من الأرقام العشرية لا يكتب أو يقرأ إلا الأرقام العشرية.

## ١-٩-٢ التحويل من النظام العشري إلى المكود الثنائيا والعكس

إن هذه تعتبر عملية سهلة جداً، حيث يتم التعبير عن كل رقم عشري بالعدد الثنائى المقابل له من أربع برات. فمثلاً الرقم ٥٥ سيكون ٠١٠١ ٠١٠١ و العدد ٩٣ سيكون ٠٠١١ ٠٠٠١ وهكذا.

بنفس السهولة تتم عملية تحويل الأرقام العشرية المكودة ثنائياً إلى الصورة العشرية عن طريق تقسيم أى رقم إلى مجموعات من ناحية اليمين كل منها من ٤ بت ونكتب المكافئ العشري لكل مجموعة كما يلى:

$$349 = 0011 0100 1001$$

$$158 = 1 0101 1000$$

وهكذا .

## ٢-٩-٢ عمليات الجمع على الأرقام العشرية المكونة ثنائياً

ستنفذ عمليات الجمع فقط هنا وستترك باقي العمليات (الطرح والضرب والقسمة) لأنها كلها يمكن أن تتحول إلى عمليات جمع. عند جمع رقمين من هذا النوع، فإننا نتبع نفس قوانين الجمع على الأرقام الثنائية التي تم استخدامها من قبل. إذا كانت نتيجة الجمع أقل من ٩ فإنها ستكون نتيجة صحيحة ومحققة. المشكلة هي إذا كانت نتيجة الجمع أكبر من ٩، أو حصل حمل من الخانة الرابعة مثلاً إلى خانة تالية، في هذه الحالة فإن الرقم الناتج لا يمثل النتيجة الصحيحة لعملية الجمع، وفي هذه الحالة نقوم بإضافة الرقم ٦ (0110) إلى النتيجة حتى تصبح رقمًا عشريًا مكوناً ثنائياً صحيحاً. الأمثلة التالية توضح ذلك:

$$\begin{array}{r}
 00100011 \\
 00010101 + \\
 \hline
 00111000
 \end{array}
 \quad
 \begin{array}{r}
 23 \\
 15 + \\
 \hline
 38
 \end{array}
 \quad
 \begin{array}{r}
 0011 \\
 0100 + \\
 \hline
 0111
 \end{array}
 \quad
 \begin{array}{r}
 3 \\
 4 + \\
 \hline
 7
 \end{array}$$

$$\begin{array}{r}
 0100\ 0101\ 0000 \\
 0100\ 0001\ 0111 + \\
 \hline
 1000\ 0110\ 0111
 \end{array}
 \quad
 \begin{array}{r}
 450 \\
 417 + \\
 \hline
 867
 \end{array}$$

في هذه الأمثلة كانت نتيجة جمع أي رقمين دائماً أقل من ٩ لذلك كانت نتيجة عملية الجمع دائماً صحيحة. الآن انظر إلى هذه الأمثلة:

$$\begin{array}{r}
 1001 \\
 0100 + \\
 \hline
 1101
 \end{array}
 \quad
 \begin{array}{r}
 9 \\
 4 + \\
 \hline
 13
 \end{array}$$

النتيجة ليست رقم عشري مكون صحيحة

لذلك لزم إضافة الرقم ٦

$$\begin{array}{r}
 0110 + \\
 1\ 0011 \\
 \hline
 1001
 \end{array}
 \quad
 \begin{array}{r}
 9 \\
 9 + \\
 \hline
 18
 \end{array}$$

١ هناك حمل من الخانة الرابعة

أضف ٦ للنتيجة

$$\begin{array}{r}
 0110 + \\
 1\ 1000 \\
 \hline
 \end{array}$$

16      ↓  

$$\begin{array}{r} 0001 \quad 0110 \\ 0001 \quad 0101 + \\ \hline 0010 \quad 1011 \end{array}$$
      15 +  
 المجموعة اليمنى ليست صحيحة      31

لذلك لزم إضافة 6      0110 +  

$$\begin{array}{r} 0011 \quad 0001 \\ \hline \end{array}$$

ولمثال الأخير على ذلك هو:

67      ↓  

$$\begin{array}{r} 0110 \quad 0111 \\ 0101 \quad 0011 + \\ \hline 1 \quad 0010 \quad 0000 \end{array}$$
      53 +  
 كل من المجموعتين ليس رقما صحيحا      120  
 لذلك لزم إضافة 6 لكل منهما

نخلص من ذلك أنه كلما كانت النتيجة ليست في صورة الرقم العشري المكون ثنائيا الصحيحه (أكبر من تسعه) أو أن هناك حمل من الخانة الرابعة، فإنه يلزم إضافة 6 لهذه المجموعة لضبطها ثنائيا.

## ١٠-٢ تمارين

١- ما هي قيمة الرقم 7 في كل من الأرقام العشرية التالية:

٤٨٧ ، ٥٧٦,١٢ ، ٨٤٥,٦٧٣ ، ٧٠٠٠,٦٧

٢- حول الأرقام الثنائية التالية إلى مكافئها العشري:

10100, 1100.101, 01001.001, 1110.1111, 101010.11011

٣- ما هو أكبر رقم يمكن الحصول عليه من رقم ثنائي مكون من:

٤ خانات، ٧ خانات، ١٠ خانات، ١١ خانة، ١٦ خانة.

٤- حول كل من الأرقام العشرية التالية إلى الصورة الثنائية:

٥٥ ، ٧٧٧ ، ٦٥٣ ، ٤٥,٤٣ ، ٣٠,١

٥- نفذ عمليات الجمع والطرح والضرب على كل من أزواج الأرقام التالية:

011110 و 11111 ، 00111 و 11111 ، 10001 و 11111 ، 00011 و 11111

٦- أكتب المتمم الأحادي والمتمم الثنائي لكل مما يأتي:

.110110111 ، 00011 ، 110111 ، 1001 ، 1100

- ٧- ضع كل من الأعداد التالية في صورة ثنائية من ٨ بذات مستخدما نظام مقدار الإشارة مرة ونظام المتمم الأحادي مرة ونظام المتمم الثنائي مرة أخرى:  
 .٥٥+، ٩٩-، ١٢٣-، ٦٦-، ٢٥+
- ٨- ما هو المكافئ العشري لكل من الأرقام الثنائية التالية، اعتبر أن هذه الأرقام ممثلة بنظام مقدار الإشارة مرة ونظام المتمم الأحادي مرة ونظام المتمم الثنائي مرة أخرى:  
 .11110111، 10111111، 10011001، 00011100، 01110000.
- ٩- نفذ عملية الجمع على أزواج الأرقام الموجودة في تمرين ٥ مستخدما المتمم الثنائي.
- ١٠- حول كل من الأرقام الشمانية التالية إلى النظام العشري مرة وإلى النظام الثنائي مرة أخرى:  
 .٧٧٧، ٣٧٥، ١١١، ١١٠.
- ١١- حول الأرقام العشرية الموجودة في تمرين ١ إلى الصورة الشمانية.
- ١٢- حول الأرقام الثنائية في تمرين ٦ إلى الصورة الشمانية.
- ١٣- حول كل من الأرقام المستعشرية التالية إلى النظام العشري مرة وإلى النظام الثنائي مرة أخرى:  
 .B33، 5A، FF1، 3F4
- ١٤- حول الأرقام العشرية الموجودة في تمرين ١ إلى الصورة المستعشرية.
- ١٥- حول الأرقام الثنائية في تمرين ٦ إلى الصورة المستعشرية.
- ١٦- حول الأرقام المكتوبة في الأنظمة الموضحة بجانب كل رقم إلى النظام العشري:  
 .(4310)<sub>5</sub>, (345)<sub>6</sub>, (2376)<sub>8</sub>, (2FA1)<sub>16</sub>
- ١٧- حول الأرقام العشرية التالية إلى الصورة الع عشرية المكونة ثنائيا:  
 .١٠٤٥، ١٥٦، ١٠٠، ١٢٤، ٣٤٤، ٥٥٥
- ١٨- حول كل من الأرقام المكونة ثنائيا التالية إلى الصورة الع عشرية:  
 .1001 1000 0000 1000، 0111 0011 0001، 1001 1001

# **الفصل الثالث**

**٣**


**البوابات المنطقية**

**وشرائحتها**

**Logic Gates And Its Chips**


## ٣ - ١ مقدمة

**بعد** أن درسنا أنظمة العد في الفصل السابق سنقوم بالشرح التفصيلي لكل بوابة من البوابات المنطقية الشهيرة من حيث جدول الحقيقة لهذه البوابة والرمز القياسي المستخدم في المراجع لكل منها مع بعض التطبيقات البسيطة لكل بوابة وشرح بعض الشرائح المتاحة في السوق والتي تتحقق هذه البوابة. سيعقب هذه الفصل فصل كامل عن الجبر المنطقي الذي يشرح أهم قوانين هذا النوع من الجبر. كما سنرى، فإن البوابات المنطقية تعتبر أحجار البناء لأى نظام رقمي لذلك لزم أن نفرد لها هذا الفصل بالكامل. البوابات التي سندرسها في هذا الفصل هي كالتالي: بوابة النفي NOT gate ، بوابة الأنف NOR gate ، بوابة الأور OR gate ، بوابة الناند NAND gate ، بوابة النور AND gate ، بوابة الإكس أور XOR gate .



## ٢ - ٢ بوابة النفي


بوابة النفي أو العاكس تقوم بعكس الدخل ووضعه على الخرج. لذلك فإنه إذا كان الدخل يساوى واحد فإن الخرج يكون صفراء، وإذا كان الدخل يساوى صفر فالخرج يكون واحد. شكل (٣ - ٣) يبين الرمز المنطقي للعاكس. هناك نظامان لرسم الرمز المنطقي لأى بوابة منطقية والنظامان يستخدمان في كل المراجع تقريباً. في النظام الأول يكون هناك شكل مميز لكل بوابة يميّزها عن البوابات الأخرى كما سنرى وسنطلق عليه الرمز المميّز. في النظام الثاني تأخذ جميع البوابات الشكل المربع ويتم وضع حرف معين داخل المربع يميّز كل بوابة عن الأخرى. في شكل (٣ - ٢) الرمز المميّز لبوابة العاكس هو المثلث ودائرة صغيرة في الخرج. بينما الرمز المربع عن مربع بداخله حرف I الكبير ومثلث في الخرج كما في شكل (٣ - ١). في هذا الكتاب سنستخدم كل من النظارتين في رسم رموز البوابات. دائماً سنعتبر الدخل للدائرة المنطقية من ناحية اليسار والخرج من ناحية اليمين إلا في بعض المواقع التي يصعب معها ذلك. شكل (٣ - ٣) يبيّن جدول الحقيقة للعاكس. التعبير عن



عملية العكس لأى متغير منطقي يكون بوضع خط فوق المتغير كالتالي:  $\bar{A}$  وهذا يعني أن المتغير X يساوى معكوس المتغير A. شكل (٣ - ٣) يبيّن موجة دالة إلى العاكس والخرج الناتج وذلك كمثال على عمل العاكس.

التطبيقات على استخدام العاكس كثيرة ومتعددة فالعاكس تقربيا من أكثر البوابات المنطقية استخداما حيث لا تخلو دائرة منطقية من عاكس أو أكثر كما سنرى في الفصول القادمة من هذا الكتاب.

### ٣ - ٣ البوابة الآند




بوابة الآند واحدة من البوابات الأساسية التي تستخدم في بناء الكثير من الدوال والأنظمة الرقمية. بوابة الآند يكون لها دخلان أو أكثر وهي تقوم بعملية الضرب المنطقي على هذه المدخلين ووضعها على الخرج الوحيد. لذلك فإن خرج هذه البوابة يكون واحد في حالة واحدة فقط وهي عندما تكون كل المدخلين تساوى واحد، ويكون الخرج صفر في كل الحالات الأخرى التي يكون فيها أي واحد من المدخلين أو كل المدخلين تساوى أصفارا. شكل (٣ - ٤) يبين الرمز المميز والرمز المربع لهذه البوابة. لاحظ وجود الحرف & الدال على نوع هذه البوابة في داخل الرمز المربع. شكل (٣ - ٥) يبين جدول الحقيقة لبوابة آند لها ٣ مدخل. جدول الحقيقة لأى دائرة أو بوابة منطقية يعطى قيمة الخرج عند جميع القيم الممكنة لكل المدخلين. فإذا كان هناك ٣ مدخل مثلًا فإن جدول الحقيقة سيتكون من  $2^3 = 8$  حالة كما في شكل (٣ - ٥).

الدخل			الخرج
A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1



شكل (٣ - ٥) جدول الحقيقة لبوابة آند

التعبير عن خرج بوابة الآند كدالة في الدخل يكون كالتالي :  $F=ABC$  وذلك للبوابة ذات الثلاثة مدخلات. شكل (٣ - ٦) يبين الإشارة الزمنية على كل واحد من المدخلات الثلاثة لبوابة آند والخرج المقابل. لاحظ أن الخرج في هذا الشكل لا يكون واحد إلا إذا كان المدخلات A و B و C كلها وحيد في نفس الوقت. من التطبيقات الشائعة لبوابة الآند هي استخدامها كمفتاح . بوابة الآند ذات الدخلين يمكن النظر إليها على أنه إذا كان أحد الدخلين يساوى صفر فإن الخرج يساوى صفر أيضا، بينما إذا كان أحد الدخلين يساوى واحد فإن الخرج يساوى الدخل الآخر. أي أن أحد الدخلين يكون بمثابة مفتاح إما أنه يمنع الدخول الآخر من المرور إلى الخرج فيكون الخرج بصفر، أو يجعل الدخول الآخر يمر إلى الخرج. شكل (٣ - ٧) يبين استخدام هذه الفكرة في عمل عداد يقوم بعد النبضات في فترة زمنية محددة ولتكن ثانية مثلاً لبيان تردد هذه النبضات. في هذا الدائرة تم وضع نبضة عرضها ثانية على



يكون بمثابة مفتاح إما أنه يمنع الدخول الآخر من المرور إلى الخرج فيكون الخرج بصفر، أو يجعل الدخول الآخر يمر إلى الخرج. شكل (٣ - ٧) يبين استخدام هذه الفكرة في عمل عداد يقوم بعد النبضات في فترة زمنية محددة ولتكن ثانية مثلاً لبيان تردد هذه النبضات. في هذا الدائرة تم وضع نبضة عرضها ثانية على

أحد المدخلين، والنبضات المراد عدتها على المدخل الآخر لبوابة الآند. خرج بوابة الآندأخذ كدخل للعداد كما في شكل (٧-٣). لاحظ أن النبضات المراد قياس ترددتها تمر إلى خرج الآند في أثناء الواحد الثانية التي كان فيها الدخل الآخر يساوى واحد. عادة يطلق على الطرف B كما في شكل (٧-٣) بأنه طرف تنشيط Enable للطرف A. أى أن الإشارة على الطرف A لن تمر إلى الخرج إلا إذا سمح لها الطرف B بالمرور وذلك عندما يكون الطرف B نشط أى يساوى واحد. تكرر بأن التعبير عن خرج بوابة الآند كدالة في الدخل يكون كالتالي:  $F=ABC$  وذلك للبوابة ذات الثلاث مداخل.





### ٣ - ٤ البوابة أور OR gate


بوابة الأور أيضاً واحدة من البوابات الأساسية التي تستخدم في بناء الكثير من الدوال والأنظمة الرقمية كما سنرى. بوابة الأور يكون لها دخلان أو أكثر وهي تقوم بعملية الجمع المنطقي على هذه المدخلات ووضعها على الخرج الوحيد. لذلك فإن خرج هذه البوابة يكون صفرًا في حالة واحدة فقط وهي عندما تكون كل المدخلات تساوى أصفار، ويكون الخرج واحد في كل الحالات الأخرى التي يكون فيها أى واحد من المدخلات أو كل المدخلات تساوى واحد. شكل (٣-٨) يبين الرمز المميز والرمز المربع لهذه البوابة. لاحظ وجود الحرف  $\geq$  الدال على نوع هذه البوابة في داخل الرمز المربع. شكل (٣-٩) يبين جدول الحقيقة لبوابة أور لها ٣ مدخل.

الدخل			الخرج
A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

شكل (٣-٩) جدول الحقيقة لبوابة أور




### ٣ - ٥ البوابة ناند




بوابة الناند واحدة من البوابات التي تستخدم بكثرة في بناء الكثير من الدوال والأنظمة الرقمية كما سنرى حيث يمكن بناء النظام بالكامل باستخدام هذه البوابة، وسنرى أيضاً كيفية الحصول على كل من بوابات الآند والأور والعاكس باستخدام بوابة الناند وذلك

في الفصل القادم. بوابة الناند يكون لها دخلان أو أكثر وهي تقوم بعملية الضرب المنطقي على هذه المدخل ثم عكسها ووضعها على الخرج الوحيد. إن ذلك يعني أنها عبارة عن بوابة آند



شكل (١٢ - ٣) يبين الرمز المميز والرمز الرابع لهذه البوابة. شكل (١٣ - ٣) يبين جدول الحقيقة لبوابة ناند لها ٣ مدخل. شكل (١٤ - ٣) يبين إشارة زمنية على كل واحد من المداخل الثلاثة لبوابة الناند والخرج المقابل. التعبير عن خرج بوابة الناند كدالة في الدخل يكون كالتالى:  $F = \overline{ABC}$  وذلك للبوابة ذات الثلاثة مدخلات.




### ٣ - البوابة نور NOR gate

بوابة النور واحدة أيضا من البوابات التي تستخدم بكثرة في بناء الكثير من الدوال والأنظمة الرقمية كما سنرى حيث يمكن بناء النظام بالكامل باستخدام هذه البوابة، وسنرى أيضا كيفية الحصول كل من بوابات الآند والأور والعاكس باستخدام بوابة النور وذلك

في الفصل القادم. بوابة النور يكون لها دخلان أو أكثر وهى تقوم بعملية الجمع المنطقي على هذه المدخل ثم عكستها ووضعها على الخرج الوحيد. إن ذلك يعني أنها عبارة عن بوابة أور متبوعة بعاكس. لذلك فإن خرج هذه البوابة يكون واحد في حالة واحدة فقط وهى عندما تكون كل المدخل تساوى أصفار، ويكون الخرج صفر في كل الحالات الأخرى التي يكون فيها أى واحد من المدخل أو كل المدخل تساوى وحايده.


الدخل			الخرج
A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

شكل (١٦ - ٣) جدول الحقيقة لبوابة نور



شكل (٣ - ١٧) مثال لبواة نور ذات ٣ مداخل

شكل (٣ - ١٥) يبين الرمز المميز والرمز المربع لهذه البوابة، وشكل (٣ - ١٦) يبين جدول الحقيقة لبوابة نور لها ٣ مدخل. شكل (٣ - ١٧) يبين الإشارة الزمنية على كل واحد من المدخلات الثلاثة لبوابة النور وكذا في الدخل يكون خرج بوابة النور كدالة في الدخل يكون كالتالي:  $F = \overline{A + B + C}$  وذلك للبوابة ذات الثلاث مدخلات.



شكل (٣ - ١٨) رمز البوابة إكس أور

### ٣ - ٧ - البوابة إكس أور XOR gate

البوابة إكس أور Exclusive OR, XOR عبارة عن تركيبة من البوابات الأساسية السابقة، ونظراً لكثرة استخدامها في الكثير من التطبيقات فقد تم إفراد رمز لها واستخدامها كبوابة منفصلة. هذه البوابة ليس لها إلا دخلان فقط ويكون خرجها واحد إذا كان الدخلان مختلفان، ويكون خرجها صفر إذا كان الدخلان متساويان. شكل


(٣ - ١٨) يبين الرمز المميز والرمز المربع لهذه البوابة، وشكل (٣ - ١٩) يبين جدول الحقيقة لبوابة الإكس أور.

الدخل	الخرج	
A	B	F
0	0	0
0	1	1
1	0	1
1	1	0

شكل (٣ - ١٩) جدول الحقيقة لبوابة الإكس أور

### ٣ - ٨ - البوابة إكس نور XNOR gate

هذه البوابة تعمل بطريقة عكسية للبوابة إكس أور. أي أن الخرج يكون واحد إذا كان الدخلان متساويان ويكون الخرج صفر إذا كان الدخلان مختلفان. شكل (٣ - ٢٠) يبين الرمز المميز والرمز المربع لهذه البوابة، وشكل (٣ - ٢١) يبين جدول الحقيقة لها.



### ٣ - ٩ شرائج العكس


#### Inverter chips

من الشرائج التي تستخدم كعواكس، الشريحة 7404 وإصداراتها 74S04 و 74LS04 وكلها تحتوى عدد ٦ من العواكس كما في شكل (٣ - ٢٢). زمن التأخير للشريحة 7404 هو ١٠ نانو ثانية وتيار القدرة لها هو ١٢ ميللى أمبير. بالنسبة للشريحة 74LS04 زمن التأخير هو ٩,٥ نانو ثانية وتيار القدرة ٢٠,٤ ميللى أمبير، بالنسبة للشريحة 74S04 فإن زمن التأخير يساوى ٣ نانو ثانية بينما تيار القدرة هو ٢٢ ميللى أمبير.


الدخل	الخرج	
A	B	F
0	0	1
0	1	0
1	0	0
1	1	1

شكل (٣ - ٢١) جدول  
الحقيقة لبوابة الإكس  
نور


الشريحة 7405 تحتوى أيضاً ٦ عواكس وهى متطابقة تماماً من حيث الأطراف مع الشريحة 7404 سوى أن مخارج العواكس فى هذه الشريحة مأخوذة من خلال ترانزistor مفتوح المجمع open collector. معنى ذلك أنه لابد من توصيل خرج هذه العواكس على مصدر القدرة من خلال مقاومة ٤,٥ كيلوأوم تقريباً لكي تعمل بالطريقة الصحيحة. شكل (٣ - ٢٣) يبين الرسم الطرق لهذه الشريحة. زمن التأخير للشريحة 7405 هو ٤٠ نانو ثانية وتيار القدرة لها هو ١٢ ميللى أمبير. هذه الشريحة توجد أيضاً في أكثر من إصدار. بالنسبة للشريحة 74LS05 زمن التأخير هو ١٧ نانو ثانية وتيار القدرة ٢٠,٤ ميللى أمبير، بالنسبة للشريحة 74S05 فإن زمن التأخير يساوى ٥ نانو ثانية بينما تيار القدرة هو ٢٠ ميللى أمبير.



شكل (٢٢ - ٣) الشريحة  
المكونة من ٦ عواكس  
٧٤٠٤




شكل (٢٣ - ٣) الشريحة ٧٤٠٥  
عواكس بمجمع مفتوح



7406, 7416

شكل (٢٤ - ٣) الشريحة ٧٤٠٦ و ٧٤١٦  
٦ عواكس بمجمع مفتوح




7407, 7417

شكل (٢٥ - ٣) الشريحة ٧٤٠٧ و ٧٤١٧  
٦ دافع تيار بمجمع مفتوح


هناك أيضاً الشريحة ٧٤٠٦ وهي متطابقة تماماً مع سابقتها من حيث الأطراف وهي أيضاً تحتوي عواكس ذات مجمع مفتوح وهي موضحة في شكل (٢٤ - ٣). شكل (٢٥ - ٣) يبين الشريحة ٧٤٠٧ وهي تحتوي ٦ دافع للتيار كل منها ذات مجمع مفتوح ولكنها غير عاكسة كما في الشكل. الشريحة ٧٤١٦ تحتوي أيضاً ٦ عواكس مفتوحة المجمع مثل الشريحة ٧٤٠٦ ومتطابقة تماماً معها. الشريحة ٧٤١٧ تحتوي ٦ دافع تيار مثل الشريحة ٧٤٠٧ تماماً كما في شكل (٣ - ٣) وشكل (٢٥ - ٣).

### ١٠-٣ شرائح الآند gate chips


يبيّن شكل (٢٦ - ٣) الشريحة ٧٤٠٨ التي تحتوي ٤ بوابات آند كل منها ذات دخلين. هناك الإصدارات 74LS08 و 74S08 من هذه الشريحة أيضاً. شكل (٢٧ - ٣) يبيّن الشريحة ٧٤٠٩ التي تحتوي أيضاً ٤ بوابات آند ولكن خرج كل بوابة مأخوذ من خلال ترانزستور مفتوح المجمع open collector. شكل (٢٨ - ٣) يبيّن الشريحة ٧٤١١ التي تحتوي ثلاثة بوابات آند ثلاثية المدخل، وشكل (٢٩ - ٣) يبيّن الشريحة ٧٤١٥ التي تحتوي ثلاثة بوابات آند أيضاً ثلاثية المدخل ذات مجمع مفتوح. شكل (٣٠ - ٣) يبيّن الشريحة ٧٤٢١ التي تحتوي بوابتان آند رباعية المدخل.




شكل (٢٦ - ٣) الشريحة  
٧٤٠٨ ، ٤ بوابات آند




شكل (٢٧ - ٣) الشريحة  
٧٤٠٩ ، ٤ بوابات آند بمجمع مفتوح



شكل (٢٨ - ٣) الشريحة  
٧٤١١ ، ٣ بوابات آند ثلاثة المدخل




شكل (٢٩ - ٣) الشريحة  
٧٤١٥ ، ٣ بوابات آند ثلاثة المدخل بمجمع مفتوح



7421

شكل (٣٠ - ٣) الشريحة ٧٤٢١  
بوابات آند رباعية المدخل



7432


شكل (٣١ - ٣) الشريحة ٧٤٣٢ ، ٤  
بوابات أور ثنائية المدخل

### ١١-٣ شرائح الأور


شكل (٣١ - ٣) يبين الشريحة ٧٤٣٢ التي تحتوى على ٤ بوابات أور ثنائية المدخل.

### ١٢-٣ شرائح الناند


ي Benn شكل (٣٢ - ٣) الشريحة ٧٤٣٧ والشريحة ٧٤٣٦ والشريحة ٧٤٣٨ كل منها على ٤ بوابات ناند ثنائية المدخل. شكل (٣٣ - ٣) ي Benn الشريحة ٧٤٢٦ و ٧٤٢٩ و ٧٤٣٨ كل منها على ٤ بوابات ناند ثنائية المدخل ومفتوحة المجمع.



شكل (٣٢ - ٣) الشريحة ٧٤٣٧ و ٧٤٠٠ ، ٤ بوابات ناند ثنائية المدخل




شكل (٣٣ - ٣) الشريحة ٧٤٢٦ و ٧٤٣٨ ، ٤ بوابات ناند مفتوحة المجمع ثنائية المدخل




7401, 7439

شكل (٣ - ٣٤) الشريحة ٧٤٠١ و ٧٤٣٩  
بوابات ناند مفتوح المجمع ثنائية المدخل




7410

شكل (٣ - ٣٥) الشريحة ٧٤١٠  
ثلاث بوابات ناند ثلاثة المدخل



7420, 7440

شكل (٣ - ٣٦) الشريحة ٧٤٢٠ و ٧٤٤٠  
بواستان ناند رباعية المدخل




7412


شكل (٣ - ٣٧) الشريحة ٧٤١٢ ثلاث  
بوابات ناند ثلاثة المدخل مفتوح المجمع

شكل (٣ - ٣٤) يبين الشريحة ٧٤٣٩ والشريحة ٧٤٠١ كل منها على ٤ بوابات ناند ثنائية المدخل مفتوحة المجمع. شكل (٣ - ٣٥) يبين الشريحة ٧٤١٠ التي تحتوى على ٣ بوابات ناند ثلاثة المدخل، وشكل (٣ - ٣٦) يبين الشريحة


٧٤٢٠ والشريحة ٧٤٤٠ التي تحتوى كل منها على بواستان ناند رباعية المدخل. شكل (٣-٣) يبين الشريحة ٧٤١٢ التي تحتوى ٣ بوابات ناند ثلاثية المدخل ولكنها مفتوحة المجمع.



شكل (٣٨-٣) الشريحة ٧٤٣٠  
بوابة ناند ثمانية المدخل



شكل (٣٩-٣) الشريحة ٧٤١٣٣  
بوابة ناند ذات ١٣ دخل




شكل (٣٨-٣) يبين الشريحة ٧٤٣٠ التي تحتوى بوابة ناند ثمانية المدخل. لاحظ في هذه الشريحة أن الأطراف ٩ و ١٠ و ١٣ غير مستخدمة. شكل (٣٩-٣) يبين الشريحة ٧٤١٣٣ التي تحتوى بوابة ناند واحدة ذات ١٣ مدخل. شكل (٤٠-٣) يبين الشريحة ٧٤١٣٤ التي تحتوى بوابة ناند ذات ١٢ مدخلًا ولها طرف تنشيط هو الطرف ١٥. عند تنشيط هذا الطرف  $\overline{OE}$  يجعله يساوى صفر تعمل البوابة بالطريقة العادية. عند إخراج هذا الطرف يجعله يساوى واحد فإن خرج البوابة يكون مفتوحاً أو مقاومة عالية جداً high impedance. هذه الظاهرة تستخدم بكثرة مع دوائر التقابل مع الحاسب والمعالجات.

شكل (٤٠-٣) الشريحة ٧٤١٣٤ بوابة  
ناند ذات ١٢ دخل بخرج ثلاثي المنطق


### ١٣-٣ شرائح النور NOR gate chips

الأشكال (٤١ - ٤٤) حتى (٣ - ٤٤) تحتوى صورا متعددة للبواقة نور من حيث عدد المدخل و هل الخرج على مجمع مفتوح أم لا وكل شكل يوضح ذلك. الشريحة ٧٤٢٥ تحتوى بواستان نور رباعية المدخل ولكن لكل بوابة طرف تشغيل بحيث أن خرج أى بوابة لن يتغير على حسب الدخل إلا إذا كان طرف التشغيل نشط، أى يساوى واحد.




7402, 7428

شكل (٣ - ٤١) الشريحة ٧٤٠٢ و ٧٤٢٨  
٤ بوابات نور ثنائية المدخل




7433

شكل (٣ - ٤٢) الشريحة ٧٤٣٣ ، ،  
بوابات نور ثنائية المدخل مفتوح



7425

شكل (٣ - ٤٤) الشريحة ٧٤٢٥  
بوابة نور رباعية بطرف تنشيط




7427

شكل (٣ - ٤٣) الشريحة ٧٤٢٧  
ثلاث بوابات نور ثلاثية المدخل


### ١٤-٣ شرائج الإكس أور والإكس نور XOR and XNOR gate chips

شكل (٤٥ - ٣) يبين الشريحة ٧٤٨٦ التي تحتوى ٤ بوابات إكس أور، وشكل (٤٦ - ٣) يبين الشريحة ٧٤٢٦٦ التي تحتوى ٤ بوابات إكس نور.



7486


شكل (٤٥ - ٣) الشريحة ٧٤٨٦  
تحتوى ٤ بوابات إكس أور



74266

شكل (٤٦ - ٣) الشريحة ٧٤٢٦٦ ،  
بوابات إكس نور بمجمع مفتوح

### ١٥-٣ تمارين




١- شكل (٣-١) يحتوى ٣ موجات. افترض  
أن كل منها كانت دخلاً لعاكس وارسم  
شكل الخرج الناتج.

٢- شكل (٣-١) يبين ٣ موجات. اعتبر أنها  
كانت دخلاً لبوابة آند ثلاثية المدخل مرة،  
وبوابة أور ثلاثية المدخل مرة أخرى، وبوابة  
نارد ثلاثية المدخل مرة ثلاثة، وبوابة نور ثلاثية  
المدخل مرة رابعة وارسم شكل الخرج الناتج في كل حالة.

٣- الإشارات A, B, C في شكل (٣-٣) هي نفسها الموجودة في شكل (٣-١). ارسم الخرج F الناتج في هذه  
الحالة.


٤- ارسم جدول الحقيقة للدائرة الموجودة في شكل (٣-٣).



٥- ارسم جدول الحقيقة للدائرة الموجودة في شكل (٣-٣).  
٦- قارن هذا الجدول مع جدول الحقيقة لبوابة الآند ثلاثة المدخل، هل هما متطابقان؟ هل نستطيع القول أن هذه طريقة للحصول على بوابة آند ثلاثة المدخل من بوابتين كل منهما ثنائية المدخل؟

٧- أعد رسم شكل (٣-٣) بعد استبدال بوابات الآند ببوابات أور مرة ثم بوابات ناند مرة أخرى، ثم طبق التمرين ٥ على كل حالة.

٨- أكتب جدول الحقيقة للدائرة الموجودة في شكل (٣-٣).  
٩- قارن هذا الجدول بجدول البوابات الأساسية، ماذا تستنتج؟



١٠- في شكل (٣-٧) استبدل البوابة ناند بوابة نور وأعد التمرين رقم ٧.

١١- أكتب جدول الحقيقة للدائرة الموجودة في شكل (٣-٩).  
١٢- قارن هذا الجدول بالجدول الذي حصلت عليه في تمرين رقم ٧.  
ماذا تستنتج؟


١٣- في شكل (٣-٩) استبدل كل بوابة ناند بوابة نور وأعد التمرين رقم ٩.

١٤- اقترح طريقة للحصول على بوابة آند خمسية المدخل. إفتح الشرائح المستخدمة في ذلك.

١٥- أعد تمرين رقم ١١ ولكن بالنسبة للبوابات أور وناند ونور.

١٦- الموجة A والموجة B في شكل (٣-١) يمثلان الدخالن لبوابة إكس أور، ارسم شكل الخرج F في هذه الحالة.

١٧- أعد تمرين رقم ١٣ مرة أخرى لبوابة إكس نور.



١٨- كم شريحة ٧٤٠٠ يتم استخدامها للحصول على مكافئ للشريحة ٧٤١٣٣. ارسم هذا الدائرة رسمًا صنديوقيا.

١٩- إشرح كيف تحصل على بوابة آند بدخلين من بوابة آند رباعية المدخل. ماذا ستفعل في الأطراف الزائدة.

٢٠- أعد التمرين رقم ١٦ لكل البوابات الأخرى، أور وناند ونور.

# الفصل الرابع

٤

الجبر البووليني وتبسيط  
المعادلات المنطقية

Boolean Algebra And Logic Simplification

## ٤ - ١ مقدمة

**يرجع** مسمى الجبر البوليني إلى العالم الإنجليزي جورج بول George Boole الذي كان أول من وضع أساسيات ونظريات الجبر المنطقي في سنة ١٨٥٤ . الجبر البوليني هو مجموعة من النظريات والقوانين التي تسهل التعامل مع الدوائر المنطقية، ونحن في هذا الفصل سنغطي كل هذه القوانين والنظريات. من خلال هذا الفصل سنرى كيف نعبر عن أي دائرة منطقية بمعادلة جبرية، ثم نقوم بتبسيط هذه الدائرة إلى أبسط صورة ممكنة، ثم نقوم بإعداد جدول حقيقة لهذه المعادلة، ثم نبدأ في بناء هذه الدائرة.

## ٤ - ٢ العمليات والتعبيرات المنطقية

الجبر المنطقي هو حساب الأنظمة الرقمية، لذلك لا بد من تعريف العمليات المستخدمة في الجبر المنطقي. لقد سبق التعرض لهذه العمليات من خلال البوابات المنطقية مثل AND و OR و NOT. هذا الفصل سيغطي هذه العمليات والتعبيرات بتفصيل أكثر مع إضافة معلومات جديدة.

### ٤-٢-٤ المتغير المنطقي Logic Variable

المتغير المنطقي هو رمز يستخدم لتمثيل كمية منطقية. هذا المتغير لا يأخذ إلا واحدة فقط من قيمتين وهي الصفر (0) أو الواحد (1).

### ٤-٢-٤ عملية العكس المنطقي Complement

بما أن المتغير المنطقي لا يأخذ إلا واحدة من قيمتين، فإن عملية عكس أي متغير ستكون هي استبدال قيمة المتغير الحالية بالقيمة الأخرى. فإذا كان متغير معين يساوى واحد مثلاً، فإن عكسه سيكون هو جعل هذا المتغير يساوى صفر. والعكس إذا كان أي متغير يساوى صفر، فإن عكسه يكون هو جعل هذا المتغير يساوى واحد. عملية العكس يرمز لها بوضع شرطة أو خط فوق المتغير هكذا  $\bar{A}$  ، حيث في هذه الحالة إذا كان  $A=1$  فإن  $\bar{A}=0$  والعكس صحيح. هذه العملية تمثلها بوابة النفي Not gate أو العاكس Inverter.

### ٤-٣-٤ عملية الجمع المنطقي Logic addition

عملية الجمع المنطقي هي عملية الأور OR التي رأيناها في الفصل الثالث، والتي تعتمد على القوانين الآتية:  $0+0=0$  و  $0+1=1$  و  $1+0=1$  و  $1+1=1$ . في الجبر المنطقي تعرف الكمية المجمعة sum term على أنها الكمية المكونة من مجموعة متغيرات مجموعية مع بعضها مثل:  $A+B$  أو  $\bar{A}+B+C$  وهكذا. الكمية المجمعة تكون واحد إذا كان واحد على الأقل من أجزائها يساوى واحد. والكمية المجمعة تكون صفرًا فقط إذا كان كل أجزائها تساوى أصفاراً. هذه العملية تمثلها بوابة الأور OR gate.

## ٤-٢-٤ عملية الضرب المطقي Logic multiplication

الضرب المنطقي يقابل عملية الآند AND التي رأيناها في الفصل الثالث، والتي تعتمد على القوانين الآتية:  $0 \cdot 0 = 0$  و  $0 \cdot 1 = 0$  و  $1 \cdot 0 = 0$  و  $1 \cdot 1 = 1$ . في الجبر المنطقي تعرف الكمية المضروبة multiplication term على أنها الكمية المكونة من مجموعة متغيرات مضروبة في بعضها مثل:  $AB$  و  $\bar{A}BC$  و  $ABCD$ . الكمية المضروبة تكون صفر إذا كان أي واحد من أعضائها يساوى صفر، بينما تكون واحد في حالة واحدة فقط وهي إذا كان كل أعضائها تساوى وحيد. البوابة التي تمثل هذه العملية هي بوابة الآند gate And.

### مثال ٤-١

ما هي قيمة  $A, B, C, D$  التي تجعل كل كمية منطقية فيما يلي تساوى واحد مرة وصفر مرة :

$$\bar{A}B\bar{C} \quad \bar{A} + B + \bar{C}$$

بفحص الكمية الأولى سنجد أنها لكي تساوى صفر لابد أن يكون  $A=1$  و  $C=1$  و  $B=0$ . ولكي تكون واحد هناك أكثر من حالة حيث يكفي أن تكون  $B=1$  أو  $C=0$  أو  $A=0$ . مهما كانت قيم المتغيرات الأخرى في كل حالة.

بفحص الكمية الثانية سنجد أنها لكي تكون واحد لابد أن يكون  $A=0$  و  $B=1$  و  $C=0$ . ولكي تكون صفراء فإنه يكفي أن تكون  $A=1$  أو  $B=0$  أو  $C=1$ . مهما كانت قيم المتغيرات الأخرى في كل حالة.

## ٤ - ٣ قوانين الجبر المنطقي أو البوليني

هناك بعض القوانين المهمة التي يجب ألا ننساها كما في العمليات الحسابية العادية. سنقدم في هذا الجزء كل هذه القوانين بالشرح والأمثلة .

### ٤ - ٣-١ قانون التبادل Commutative law

ينص هذا القانون على أنه سواء في حالة الجمع أو حالة الضرب، فإن ترتيب المتغيرات ليس له أي أهمية كما في الأمثلة التالية:

$$A+(B+C)=(A+B)+C \quad (1-4)$$

$$A.(B.C)=(A.B).C \quad (2-4)$$

### ٤ - ٣-٢ قانون الضم أو التجميع Associative law

ينص هذا القانون على أنه عند جمع أو ضرب أي عدد من المتغيرات فإنه يمكن ضم أو تجميع هذه المتغيرات بأى كيفية دون التأثير على النتيجة كما يلى:

$$A+(B+C) = (A+B)+C \quad (3-4)$$

$$A.(B.C)=(A.B).C \quad (4-4)$$

### ٤-٣-٣ قانون التوزيع Distributive Law

ينص هذا القانون على أن ضرب أي متغير في مجموع متغيرين يساوى مجموع حاصل ضرب هذا المتغير في كل من المتغيرين على حدة ويوضح ذلك من المثال التالي:

$$A(B+C) = AB + AC \quad (5-4)$$

جدول ٤-١٢ يبين ١٢ قانوناً مفيدة جداً في التعامل مع التعبيرات والمعادلات المنطقية. هذه القوانين يمكن إثباتها ببساطة بالتعويض في كل من طرق المعادلة بقيم معينة للمتغيرات سواء واحد أو صفر والتأكد من أن كل من طرق المعادلة يعطي نفس النتيجة. فقط القوانين ١٠ و ١١ و ١٢ في هذا الجدول هي التي ستحتاج لعملية استنتاج كما يلى:

#### القانون ١٠

$$A+AB=A(1+B)$$

$$= A \cdot 1$$

$$= A$$

**جدول ٤-٤ قوانين  
الجبر المنطقي**

1	$A+0=A$
2	$A+1=1$
3	$A \cdot 0=0$
4	$A \cdot 1=A$
5	$A+A=A$
6	$A+\bar{A}=1$
7	$A \cdot A=A$
8	$A \cdot 0=\bar{A}$
9	$\bar{\bar{A}}=A$
10	$A+AB=A$
11	$A+\bar{A}B=A+B$
12	$(A+B)(A+C)=A+BC$

ويمكن إثبات ذلك أيضاً بعمل جدول حقيقة لكل من طرق القانون والتأكد من أن طرق القانون متساوين.

#### القانون ١١

$$A+\bar{A}B=A+B$$

$$A+\bar{A}B=(A+AB)+B\bar{A}$$

$$=(AA+AB)+B\bar{A}$$

$$=AA+AB+A\bar{A}+B\bar{A}$$

$$=(AA+A\bar{A})+(AB+B\bar{A})$$

$$=(A+\bar{A})A+(A+\bar{A})B=A+B$$

حاول إثبات هذا القانون أيضاً باستخدام جدول الحقيقة.

#### القانون ١٢

$$(A+B)(A+C)=A+BC$$

$$=AA+AC+AB+BC$$

$$=A(1+C)+AB+BC$$

$$=A \cdot 1+AB+BC$$

$$=A(1+B)+BC$$

$$=A \cdot 1+BC$$

$$= A + BC$$

حاول اثبات هذا القانون أيضا باستخدام جدول الحقيقة.

## ٤ - نظريات ديمورجان Theorems

ديمورجان هو عالم رياضيات أضاف نظرتين أساسيتين لنظريات الجبر المنطقي. هاتان النظرتين يمكن كتابتهما لمعادلات من متغيرين كما يلى:

$$\overline{XY} = \overline{X} + \overline{Y} \quad (6-4)$$

$$\overline{X+Y} = \overline{X}\overline{Y} \quad (7-4)$$

تنص هذه النظرية على أن عكس مضروب أى عدد من المتغيرات يساوى مجموع العكس لهذه المتغيرات كما في المعادلة (6-4). كما أن عكس مجموع أى عدد من المتغيرات يساوى مضروب العكس لهذه المتغيرات كما في المعادلة (7-4). يمكن اثبات المعادلتين (6-4) و (7-4) باستخدام جداول الحقيقة لكل من الطرفين في كل معادلة. نظريات ديمورجان يمكن تطبيقها على أى عدد من المتغيرات وليس مقتصرة على متغيرين فقط.

### مثال ٢-٤

طبق نظريات ديمورجان على التعبيرين  $\overline{W+X+Y+Z}$  و  $\overline{WXYZ}$ . بالنسبة للتعبير الأول يمكن كتابته كما يلى:  $\overline{WXYZ} = \overline{W} + \overline{X} + \overline{Y} + \overline{Z}$  وأما التعبير الثاني فيمكن كتابته كما يلى:

$$\overline{W+X+Y+Z} = \overline{W}.\overline{X}.\overline{Y}.\overline{Z}$$

يمكن تطبيق نظريات ديمورجان على تعبيرات أكثر تعقيدا كما في التعبير التالي:

$$\overline{(AB+C)(A+BC)}$$

يمكن النظر لهذا التعبير على أنه مكون من متغيرين ، الأول هو القوس الأول ، والثانى هو القوس الثانى. بتطبيق نظرية ديمورجان على الأقواس كمتغيرات نحصل على:


$$\overline{(AB+C)(A+BC)} = \overline{(AB+C)} + \overline{(A+BC)}$$

حيث تم استبدال معكوس حاصل ضرب القوسين بمجموع معكوس كل من القوسين. الآن يمكن تطبيق نظرية ديمورجان على ما بداخل كل قوس حيث كل عملية جمع تستبدل بحاصل ضرب المعكوس، وكل ضرب تستبدل بمجموع المعكوس كما يلى:

$$\overline{(AB+C)} + \overline{(A+BC)} = (\overline{A} + \overline{B}).\overline{C} + \overline{A}.(\overline{B} + \overline{C})$$

وهذا آخر ما يمكن عمله بنظرية ديمورجان لهذا المثال. بالطبع قد يمكن تبسيط هذا التعبير ، ولكن هذا يتم باستخدام طرق ستم شرحها في الأجزاء القادمة.

## ٤ - ٥ الحصول على المعادلة المنطقية لأى دائرة منطقية



شكل (٤ - ١) المعادلة المنطقية التي تمثل هذه  
الدائرة المنطقية هي :  $F=(AB+C)D$

عملية الحصول على المعادلة المنطقية التي تمثل دائرة منطقية معينة تعتبر عملية سهلة. بالنظر للدائرة الموجودة في شكل (٤ - ١) فإننا نبدأ من أقصى اليسار ونحسب خرج كل بوابة متوجهين ناحية اليمين إلى أن نصل إلى الخرج الأخير.

حيث نلاحظ من هذا الشكل أن الخرج  $F$  سيكون حاصل ضرب المتغيرين  $A$  و  $B$  مجموعاً مع  $C$  والكل مضروباً في المتغير  $D$ ، ويمكن كتابة الخرج  $F$  كما يلى :

$$F=(AB+C)D \quad (٨-٤)$$

## ٤ - ٦ الحصول على جدول الحقيقة من المعادلة المنطقية

جدول ٢-٤ جدول الحقيقة للدائرة  
الموجودة في شكل (٤ - ١)

الدخل				الخرج
D	C	B	A	$F=(AB+C)D$
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

بمجرد الحصول على المعادلة المنطقية يمكن وضع جدول الحقيقة لهذه المعادلة أو هذه الدائرة. جدول الحقيقة يمثل في أحد جوانبه جميع الدخول الخاصة بالدائرة وفي الجانب الآخر مخارج الدائرة. للحصول على هذا الجدول يتم تمثيل جميع الحالات الممكنة للمداخل، وفي المقابل لكل حالة يتم حساب الخرج تبعاً لقيم المداخل في هذه الحالة. كمثال على ذلك سنكتب جدول الحقيقة للدائرة الموجودة في شكل (٤ - ١). هذه الدائرة لها ٤ مداخل ( $A, B, C, D$ ) وخرج واحد هو الخرج  $F$ . لذلك فإن جميع الحالات الممكنة لجميع المدخل من وحaid وأصفار ستكون  $2^4 = 16$  ، أى أن هذا الجدول سيحتوى ١٦ صفاً كما في جدول ٤ - ٤ .

## ٤ - ٧ تبسيط المعادلات المنطقية

قبل محاولة بناء أو تحقيق أى معادلة منطقية باستخدام البوابات المنطقية المعروفة، لابد من محاولة تبسيط هذه المعادلات فقد توفر الكثير من البوابات، وقد تحصل على دائرة أكثر بساطة. سنرى في هذا الجزء كيفية تبسيط هذه المعادلات باستخدام قوانين ونظريات

الجبر المنطقي التي رأيناها في هذا الفصل. لذلك فإنه لكي نستخدم هذه الطريقة لابد من المعرفة الجيدة لهذه القوانين وهذه النظريات. من عيوب هذه الطريقة أنها ليست خطوات محددة يتم اتباعها بالترتيب، ولكنها كما قلنا تعتمد بالدرجة الأولى

على المعرفة الجيدة بالقوانين السابقة. كما أن هناك عيب آخر وهو أن الصورة المبسطة التي قد تصل إليها ليس هناك أى تأكيد على أنها أبسط صورة، ولكن قد يستطيع شخص آخر الحصول على صورة أبسط لأنها أمهل في استخدام هذه القوانين. لكي نرى كيف تتبع هذه الطريقة سنسوق المثال التالي لنرى من خلاله أهمية تبسيط أى معادلة قبل محاولة بناؤها:

### مثال ٤-٣

بسط المعادلة التالية إلى أبسط صورة ممكنة:

$$F = (A \bar{B} (C + BD) + \bar{A} \bar{B}) C$$

١ - فك القوس الداخلى باستخدام قانون التوزيع:

$$F = (A \bar{B} C + A \bar{B} BD + \bar{A} \bar{B}) C$$

٢ - لاحظ أن الكمية الثانية داخل القوس تحتوى المضروب  $\bar{B}$  وهذه الكمية تبعاً للقانون الثامن في جدول ١ تساوى صفر . لذلك فإن المعادلة تقول إلى:

$$F = (A \bar{B} C + \bar{A} \bar{B}) C$$

٣ - طبق قانون التوزيع مرة أخرى على المعادلة السابقة للتخلص من القوس:

$$F = A \bar{B} CC + \bar{A} \bar{B} C$$

٤ - بتطبيق القانون رقم ٧ في جدول ١ نجد أن  $CC = C$  ، لذلك نعيد كتابة المعادلة السابقة كما يلى:


$$F = A \bar{B} C + \bar{A} \bar{B} C$$

٥ - من المعادلة السابقة يمكن أن نأخذ الكمية  $C \bar{B}$  كعامل مشترك:

$$F = \bar{B} C(A + \bar{A})$$

٦ - بتطبيق القانون رقم ٦ في جدول ١ نجد أن  $A + \bar{A} = 1$ . وعلى ذلك فإن المعادلة السابقة تؤول إلى الكمية:

$$F = \bar{B} C$$




وهذا أقصى ما يمكن الوصول إليه من اختصار، وهذا بالطبع اختصاراً كبيراً إذا ما قورن بالمعادلة الأصلية. شكل (٤-٢) و (ب) يبين بناء المعادلة الأصلية (أ) والمعادلة المختصرة (ب) حتى نقدر مدى فائدة محاولة اختصار أي معادلة قبل بناؤها فقد يكون فيها التوفير الكبير كما رأينا. المعادلة المختصرة تحتاج لبوابة AND واحدة، بينما الدائرة الأصلية تحتاج إلى ستة بوابات. هذا مع إهمال بوابات العكس في كل حالة. أكتب جدول الحقيقة لكل من الصورتين الأصلية والمختصرة وتأكد من أنكما سيعطيان نفس النتائج.

#### ٤ - ٨ الصور القياسية للمعادلات المنطقية

هناك صورتان من الصور القياسية التي يمكن أن نضع أي معادلة منطقية عليها . الصورة الأولى هي صورة مجموع المضاريب، والصورة الثانية هي صورة مضروب الجميع. وضع أي معادلة في واحدة من هذه الصور يسهل عملية اختصار وبناء هذه المعادلات كما سنرى.

#### ٤-١-٨ صورة مجموع المضاريب



في هذه الصورة تكون المعادلة في صورة كميات، كل منها عبارة عن مضروب AND لمجموعة متغيرات، وهذه الكميات مجمعة OR مع بعضها. كمثال على ذلك انظر التعبيرات التالية:

$$F_1 = AB + ABCD$$

$$F_2 = ABC + CDE + \bar{ABC}$$

عند بناء أي معادلة موضوعة في صورة مجموع مضاريب فإن الدائرة المنطقية الناتجة تتكون من مجموعة من بوابات الآند AND كل منها تمثل أحد الكميات المضروبة، وكل هذه البوابات مجمعة في بوابة OR واحدة كما في شكل (٤-٣) الذي يبين بناء كل من المعادلتين السابقتين. الدائرة المبينة في شكل (٤-٣) تسمى دائرة آند أور AND-OR circuit.

باستخدام قوانين ونظريات الجبر المنطقى يمكن وضع أي معادلة في صورة مجموع مضاريب. في الصورة القياسية لمجموع مضاريب يجب أن تكون كل كمية من الكميات المضروبة ممثلة لكل متغيرات المعادلة. فمثلاً المعادلة  $F_1$  السابقة ليست معادلة مجموع مضاريب قياسية لأن هذه المعادلة مكونة من ٤ متغيرات هي  $A, B, C, D$  والكمية الأولى تحتوى على متغيرين فقط هما  $A, B$  لذلك فهذه المعادلة ليست قياسية كما قلنا. لاحظ أن ما يهمنا هنا هو تمثيل كل المتغيرات في كل الكميات المضروبة، ومعنى بتمثيل المتغير هنا هو إما المتغير أو عكسه. لتحويل أي معادلة إلى الصورة القياسية نضرب الكمية الغير قياسية في مجموع المتغير الناقص وعكسه ثم نفك هذا المجموع إلى كميتين. يتضح ذلك من المثال التالي:

**مثال ٤-٤**

ضع المعادلة  $F_1$  السابقة في صورة معادلة مجموع مضاريب قياسية. المعادلة  $F_1$  هي:

$$F_1 = AB + ABCD$$

الكمية الأولى  $AB$  هي الكمية الغير قياسية، حيث أن المتغيرين  $C$  و  $D$  غير ممثلين فيها. لذلك سنضرب هذه الكمية أولاً في الكمية  $C + \bar{C}$  كما يلى: (لاحظ أن الكمية  $C + \bar{C} = 1$ )

$$F_1 = AB(C + \bar{C}) + ABCD$$

ثم نفك القوس فتحصل على المعادلة التالية :

$$F_1 = ABC + AB\bar{C} + ABCD$$


هذه المعادلة لازالت غير قياسية لغياب المتغير  $D$  في أول كميتين. للحصول على الصورة القياسية نكرر الخطوتين السابقتين كما يلى:

$$F_1 = ABC(D + \bar{D}) + AB\bar{C}(D + \bar{D}) + ABCD$$

ومنه نحصل على:

$$F_1 = ABCD + ABC\bar{D} + AB\bar{C}D + AB\bar{C}\bar{D} + ABCD$$

وهذه هي صورة مجموع مضاريب القياسية التي نبحث عنها للمعادلة  $F_1$ .

**٤-٨ صورة مضروب المجموع القياسي Product of sum form**

في هذه الصورة تكون المعادلة في صورة كميات مضروبة في بعضها (AND)، وكل كمية منها عبارة عن مجموع (OR) لمجموعة متغيرات. كمثال على ذلك انظر التعبيرات التالية:

$$F_1 = (A + \bar{B})(\bar{A} + B + C)$$

$$F_2 = (\bar{A} + \bar{B} + C)(A + \bar{B} + C + D)$$

عند بناء أي معادلة موضوعة في صورة مضروب مجاميع فإن دائرة المنطقية الناتجة تتكون من مجموعة من بوابات الـ OR كل منها تمثل أحد الكميات المجموعة، وكل هذه البوابات مجتمعة في بوابة آند AND واحدة كما في شكل (٤-٤) الذي يبين بناء المعادلة الأولى  $F_1$ . الدائرة المبينة في شكل (٤-٤)

تسمى دائرة آند آند OR-AND circuit. باستخدام قوانين ونظريات الجبر المنطقي يمكن وضع أي معادلة في صورة مضروب مجاميع.

في الصورة القياسية لمضروب المجموع يجب أن تكون كل كمية من الكميات المجمعة ممثلة لكل متغيرات المعادلة. فمثلاً المعادلة  $F_1$  السابقة ليست معادلة مضروب مجاميع قياسية لأن هذه المعادلة مكونة من ٣ متغيرات هي  $A, B, C$  والكمية الأولى تحتوى متغيرين فقط هما  $\bar{B}$  و  $A$  لذلك فهذه المعادلة ليست قياسية كما قلنا. لاحظ أن ما يهمنا هنا هو تمثيل كل المتغيرات في كل الكميات المجمعة، ونعني بتمثيل المتغير هنا هو إما المتغير أو عكسه. لتحويل أي معادلة إلى الصورة القياسية نضيف المتغير الناقص مضروباً في عكسه إلى الكمية الغير قياسية وهذا بالطبع لن يؤثر على هذه الكمية لأنه تبعاً

للقانون ٨ في جدول ٤-١ فإن حاصل ضرب أى متغير في عكسه يساوى صفر. بعد ذلك نستخدم القانون ١٢ في نفس الجدول الذى ينص على  $A+BC=(A+B)(A+C)$  وبذلك تتحول الكمية الغير قياسية إلى كميتين قياسيتين، يتضح ذلك من المثال التالى:

### مثال ٤-٥

ضع المعادلة  $F1$  السابقة في صورة معادلة مضروب بمجموع قياسية. المعادلة  $F1$  هي:

$$F1 = (A + \bar{B})(\bar{A} + B + C)$$

الكمية الأولى  $A + \bar{B}$  هي الكمية الغير قياسية، حيث أن المتغير  $C$  غير ممثل فيها. لذلك سنضيف الكمية  $\bar{C}C$  والتي تساوى صفر إلى الكمية الغير قياسية كما يلى:

$$F1 = (A + \bar{B} + C\bar{C})(\bar{A} + B + C)$$

ثم نستخدم القانون ١٢ كما ذكرنا لتحصل على المعادلة التالية:

$$F1 = (A + \bar{B} + C)(A + \bar{B} + \bar{C})(\bar{A} + B + C)$$

وهذه هي صورة مضروب الجاميع القياسي التي نبحث عنها للمعادلة  $F1$ . نكرر ذلك لكل كمية غير قياسية في المعادلة إن وجد.

## ٤ - ٩ جدول الحقيقة والمعادلات المنطقية

جدول الحقيقة هو طريقة شائعة للتعبير عن المعادلات المنطقية. جدول الحقيقة هو استجابة الدائرة المنطقية أو المعادلة المنطقية لجميع الاحتمالات الممكنة لمتغيرات الدخل للدائرة. المثال التالي يوضح ذلك:

### مثال ٤-٦

أكتب جدول الحقيقة للمعادلة المنطقية التالية:

$$F = \bar{A}\bar{B}C + A\bar{B}\bar{C} + ABC$$

هذه المعادلة تحتوى ٣ متغيرات، لذلك فإن جدول الحقيقة سيحتوى  $2^3 = 8$  من الصفوف، كل صف يحتوى أحد الحالات الممكنة لمجموعة الدخل. لكل حالة من حالات الدخل نحسب الخرج المقابل كما في الجدول ٤-٤.

بنفس الطريقة يمكن إيجاد جدول الحقيقة لأى معادلة منطقية سواء كانت قياسية أو غير قياسية أو أى دائرة منطقية.

جدول ٤-٤ جدول الحقيقة للمثال ٤-٦			
الدخل		الخرج	
A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

## ٤ - ١٠ الحصول على المعادلة المنطقية القياسية من جدول الحقيقة

في الكثير من التطبيقات نبدأ بالدائرة المنطقية ونحسب لها جدول الحقيقة، فهل يمكن وضع معادلة منطقية (من هذا الجدول) في أحد الصور القياسية لهذه الدائرة؟

### ٤-١٠-١ الحصول على المعادلة المنطقية في صورة مجموع المضاريب

في هذه الحالة نبحث في جدول الحقيقة عن الكميات التي يكون فيها الخرج يساوى واحد، كل واحد من هذه الكميات يمثل مضروب مجموعة المتغيرات كل على حسب إذا كان صفر أو واحد، وكل هذه المضاريب يتم جمعها لتعطى دالة الخرج. فمثلاً في جدول الحقيقة في المثال السابق (جدول ٤-٣) نجد أن الخرج  $F=1$  عند ثلاثة أماكن في الجدول: المكان الأول عندما  $A=1, B=0, C=0$  وهذا يمكن وضعه في صورة الكمية المضروبة  $C\bar{B}\bar{A}$ . المكان الثاني عندما  $A=0, B=0, C=0$  وهذا يمكن وضعه في صورة الكمية المضروبة  $A\bar{B}\bar{C}$ . المكان الثالث عندما  $A=1, B=1, C=1$  وهذا يمكن وضعه في صورة الكمية المضروبة  $ABC$ . وعلى ذلك يمكن كتابة المعادلة المنطقية من مجموع هذه الكميات الثلاثة كما يلى:

$$F = \bar{A} \bar{B} C + A \bar{B} \bar{C} + ABC$$

وهذه هي نفس المعادلة المنطقية السابقة. يمكن تطبيق ذلك على أي جدول حقيقة حيث يمكن بناء الدائرة في هذه الحالة في صورة آند أور.

### ٤-١٠-٢ الحصول على المعادلة المنطقية في صورة مضروب المجاميع

في هذه الحالة نبحث في جدول الحقيقة عن الكميات التي يكون فيها الخرج يساوى صفر، كل واحد من هذه الكميات نكتبها في صورة مضروب مجموعة المتغيرات كل على حسب إذا كان صفر أو واحد، وكل هذه المضاريب يتم جمعها لتعطى دالة الخرج المعكosa بدلاً من دالة الخرج الحقيقة كما سبق. فمثلاً في جدول الحقيقة في المثال السابق (جدول ٤-٣) نجد أن الخرج  $F=0$  عند خمسة أماكن في الجدول: المكان الأول عندما  $A=0, B=0, C=0$  وهذا يمكن وضعه في صورة الكمية المضروبة  $\bar{B}\bar{A}\bar{C}\bar{B}\bar{A}$  ، المكان الثاني عندما  $A=0, B=1, C=0$  وهذا يمكن وضعه في صورة الكمية المضروبة  $\bar{C}$  وهكذا يمكن كتابة باقي الخمسة كميات. في النهاية يمكن كتابة المعادلة المنطقية لمعكوس الخرج كما يلى:


$$\bar{F} = \bar{A} \bar{B} \bar{C} + \bar{A} B \bar{C} + \bar{A} B C + A \bar{B} C + AB \bar{C}$$

لاحظ أن الذى حصلنا عليه هو معكوس الخرج وليس الخرج الحقيقى. للحصول على الخرج الحقيقى  $F$  نعكس كل من طرق المعادلة السابقة كما يلى:

$$(\bar{F}) = (\bar{A} \bar{B} \bar{C} + \bar{A} B \bar{C} + \bar{A} B C + A \bar{B} C + AB \bar{C})$$

عكس الطرف الأيسر مررتين كما سبق بعطي الخرج الحقيقى  $F$ ، بينما عكس الطرف الأيمن يمكن تطبيق نظرية دعمورجان عليه لنحصل على المعادلة في صورة مضروب مجاميع كما يلى:

$$F = (A+B+C)(A+\bar{B}+C)(A+\bar{B}+\bar{C})(\bar{A}+B+\bar{C})(\bar{A}+\bar{B}+C)$$



شكل (٤ - ٥) الحصول على البوابات الأساسية من بوابة ناند


وهي الصورة التي نبحث عنها حيث منها يمكن بناء الدائرة في صورة أور آند.

#### ٤ - ١١ بناء الدوائر المنطقية

##### باستخدام بوابات ناند فقط

في الكثير من الدوائر العملية، وبالذات في تصنيع الدوائر التكاملية المنطقية يكون في العادة من المفيد بناء كل الدائرة أو كل النظام المنطقي من نوع واحد من البوابات. سنرى في هذا الجزء كيف نستخدم بوابات ناند فقط لبناء الدائرة المنطقية بالكامل.


شكل (٤ - ٥) يبين كيفية الحصول على البوابات الأساسية، العاكس، وأند، وأور باستخدام بوابة ناند فقط. كما في شكل (٤ - ٥أ) فإن العاكس يمكن الحصول عليه بتوصيل دخلي للبوابة ناند مع بعضهما فيكون خرج البوابة في هذه الحالة هو:  $\overline{AA} = \overline{A}$  حيث كما نعلم فإن عملية الأندر على نفس المتغير تعطي المتغير نفسه كما سبق. شكل (٤ - ٥ ب) يبين كيفية الحصول على بوابة آند من ناند حيث الدخلين الأساسيين يدخلان على بوابة ناند فنحصل من خرجها على  $\overline{AB}$ ، بإدخال هذا الخرج على بوابة ناند تعمل كعاكس نحصل في المخرج النهائي على  $A + B$ .



شكل (٤ - ٦) بناء دائرة آند أور باستخدام بوابات ناند فقط

على  $AB$  الذي يمثل خرج بوابة آند. شكل (٤ - ٥ ج) يبين كيفية الحصول على بوابة أور من ناند. دخل البوابة ناند الأولى هو معكوس المتغيرين الأساسيين، فيكون خرج البوابة ناند الأولى هو  $(\overline{A} \cdot \overline{B})$ . هذا الخرج يمكن تطبيق نظرية ديمورجان عليه فنحصل على  $A + B$  التي تمثل خرج بوابة أور.

يمكن تحويل أي دائرة مبنية بنظام آند أور، أي مجموعة مضاريب، إلى دائرة مبنية باستخدام بوابات ناند فقط وذلك بوضع عاكسين على خرج كل بوابة آند كما في شكل (٤ - ٦). العاكس الأول مع كل بوابة آند يعطي بوابة ناند. باقي العواكس في دخل بوابة الأور ، مع بوابة الأور، تكافئ بوابة ناند حسب قوانين الجبر المنطقي. بذلك تصبح الدائرة كلها مبنية باستخدام بوابات الناند كما في شكل (٤ - ٦ ب).



في الكثير من الأحيان يكون الرسم المنطقي للدائرة غير متاح، وحتى جدول الحقيقة من الممكن أن يأخذ وقتا طويلا في حالة إعداده بالذات إذا كانت المعادلة المنطقية معقدة. لذلك سنقدم في هذا الجزء طريقة سهلة في عدة خطوات ثابتة يمكن بعدها تحويل أي معادلة منطقية إلى الصورة المناسبة للبناء باستخدام بوابات الناند. هذه الخطوات كما يلى:

- ١- ضع المعادلة المنطقية في صورة مجموع مضاريب كما يلى:


$$F = X(\bar{Y} + Z) + \bar{X}Y$$

$$F = X\bar{Y} + XZ + \bar{X}Y$$

- ٢- إعكس الطرف الأيمن للمعادلة مرتين ، حيث سيكون ليس هناك أى تأثير نتيجة هذا العكس المزدوج. في هذه الحالة ستكون المعادلة السابقة كما يلى:

$$F = \overline{\overline{XY}} + \overline{XZ} + \overline{\overline{XY}}$$

- ٣- طبق نظرية ديمورجان على عملية العكس الداخلية، وعلى عمليات الجمع فقط دون عمليات الضرب. في هذه الحالة ستكون المعادلة السابقة كما يلى :




$$F = (\overline{XY})(\overline{XZ})(\overline{XY})$$

وهذه كما نرى عبارة عن بوابات ناند (عددها ثلاثة) كلها مجتمعة على بوابة ناند. شكل (٤ - ٧) يبين هذه الدائرة.

## ٤ - ١٢ بناء الدوائر المنطقية باستخدام بوابات نور فقط

سنرى في هذا الجزء كيف نستخدم بوابات نور فقط لبناء الدائرة المنطقية بالكامل كما فعلنا مع بوابات الناند. شكل (٤ - ٨) يبين كيفية الحصول على البوابات الأساسية، العاكس، وأور، وأند باستخدام بوابة نور فقط. كما في شكل (٤ - ٨) فإن العاكس يمكن الحصول عليه بتوصيل دخلي للبوابة نور مع بعضهما فيكون خرج البوابة في هذه الحالة هو:  $\overline{A + A} = \overline{A}$  حيث كما نعلم فإن عملية الأور على نفس المتغير تعطى المتغير نفسه كما سبق. شكل (٤ - ٨ ب) يبين كيفية الحصول على بوابة أور من نور حيث الدخلين الأساسيين يدخلان على بوابة نور فتحصل من خرجها على الصورة  $\overline{A + B}$  ، بإدخال هذا الخرج على بوابة نور تعمل كعاكس نحصل في الخرج النهائي على الصورة  $A + B$  الذي يمثل خرج

بوابة أور. شكل (٤ - ٨ ج) يبين كيفية الحصول على بوابة آند من نور. دخل البوابة نور الأولى هو معكوس المتغيرين الأساسيين، فيكون خرج البوابة نور الأولى هو  $(\bar{A} + \bar{B})$ . هذا الخرج يمكن تطبيق نظرية ديورجان عليه فنحصل على  $AB$  التي تمثل خرج بوابة آند.




يمكن تحويل أي دائرة مبنية بنظام أور آند، أي مضروب مجامي، إلى دائرة مبنية باستخدام بوابات نور فقط وذلك بوضع عاكسين على خرج كل بوابة أور كما في شكل (٤ - ٩). العاكس الأول مع كل بوابة أور يعطي بوابة نور. باقي العواكس في دخل بوابة الآند، مع بوابة الآند، تكافئ بوابة نور حسب قوانين الجبر المنطقي. بذلك تصبح الدائرة كلها مبنية باستخدام بوابات نور كما في شكل (٤ - ٩ ب). في الكثير من الأحيان يكون الرسم المنطقي للدائرة غير متاح، وحتى جدول الحقيقة من الممكن أن يأخذ وقتا طويلا في حالة إعداده بالذات إذا كانت المعادلة المنطقية معقدة. لذلك سنقدم في هذا الجزء طريقة سهلة في عدة خطوات ثابتة يمكن بعدها تحويل أي معادلة منطقية إلى الصورة المناسبة للبناء باستخدام بوابات النور. هذه الخطوات كما يلى:


- ١ - وضع المعادلة المنطقية في صورة مضروب مجامي.
- ٢ - إعكّس الطرف الأيمن للمعادلة مرتين، حيث سيكون ليس هناك أي تأثير نتيجة هذا العاكس المزدوج.
- ٣ - طبق نظرية ديورجان على عملية العاكس الداخلية، وعلى عمليات الضرب فقط دون عمليات الجمع فنحصل على دائرة مبنية باستخدام بوابات نور فقط. حاول تطبيق ذلك على مثال من عندك.

## ٤ - ١٣ اختصار الدوال المنطقية (خريطة كارنوف)


## Karnaugh Map



لقد رأينا في جزء سابق كيفية استخدام قوانين ونظريات الجبر المنطقي في اختصار الدوال أو الدوائر المنطقية. مثل هذه الطريقة كما أشرنا سابقاً لا تعطي أى تأكيد على أن الصورة النهائية التي تم الحصول عليها للمعادلة المنطقية هي الصورة المثلثي ولا يمكن اختصارها أكثر من ذلك لأن الصورة النهائية التي سنصل إليها تعتمد بدرجة كبيرة على مهارة مستخدم هذه القوانين والنظريات. سنقدم هنا طريقة بسيطة لاختصار أي معادلة منطقية ووضعها في الصورة المثلثي التي لا يمكن إجراء أي اختصار عليها أكثر من ذلك. ميزة هذه الطريقة أنها خطوات مرتبة في صورة أشكال توضيحية مثل جدول الحقيقة كما سنرى. هذه الطريقة تسمى طريقة أو خريطة كارنوف لتبسيط المعادلات المنطقية.




طريقة كارنوف تشبه تماماً جدول الحقيقة في تمثيل المعادلة المنطقية. حيث أنها تعرض جميع الحالات الممكنة لمتغيرات الدخل، وكذلك الخرج المقابل لهذا الدخل. بدلاً من استخدام الصنفوف والأعمدة كما في جدول الحقيقة، فإن خريطة كارنوف تستخدم مصفوفة من الخلايا، حيث كل خلية من هذه الخلايا تمثل واحدة من حالات الدخل الممكنة. يتم ترتيب هذه الخلايا بطريقة تسمح بتبسيط الدالة المنطقية عن طريق تجميع



بعض هذه الخلايا مع بعضها بطريقة معينة. يمكن استخدام هذه الخريطة لتبسيط المعادلات ذات المتغيرين والثلاثة والأربعة وحتى الخمسة متغيرات، ولكن مع زيادة عدد متغيرات المعادلة عن خمسة فإن التعامل مع الخريطة يكون صعب ومتعب. في هذه الحالة (زيادة عدد المتغيرات عن خمسة) نلجأ لطريقة أخرى تسمى طريقة كوين مكلوسكي Quine McClusky، وهذه الطريقة خارج نطاق هذا الكتاب. سنقدم هنا أمثلة على استخدام خرائط كارنوف ذات المتغيرين والثلاثة والأربعة. سنفترض أولاً معاًدلة منطقية في متغيرين كما يلى :

$$F = X\bar{Y} + XY + \bar{X} Y$$

شكل (٤ - ١٠) يبين خريطة كارنوف لمتغيرين.



نلاحظ أن هذه الخريطة مكونة من ٤ خلايا مرتبة في صفين وعمودين. الصف الأول يمثل عكس المتغير الأول  $\bar{X}$  والصف الثاني يمثل المتغير نفسه  $X$ . كذلك العمود الأول يساراً يمثل عكس المتغير الثاني  $\bar{Y}$  والعمود الثاني يمثل نفس المتغير  $Y$ . وعلى

ذلك فإن ترتيب الخلايا من حيث تقاطع الصفوف مع الأعمدة سيجعل الخلية الأولى (أعلى يسار) تمثل الكمية  $\bar{X}\bar{Y}$  ، والخلية الثانية (أعلى يمين) تمثل الكمية  $\bar{X}Y$  ، والخلية الثالثة (أسفل يسار) تمثل الكمية  $X\bar{Y}$  ، والخلية الرابعة (أسفل يمين) تمثل الكمية  $XY$ . أى أن الخريطة تحتوى ٤ خلايا تمثل جميع الاحتمالات الممكنة لمتغيرات الدخل  $X$  و  $Y$ . الخطوة التالية بعد رسم الخريطة هي مقارنة الكميات الموجودة في المعادلة المراد تبسيطها ثم وضع واحد في كل خلية من خلايا الخريطة يقابلها كمية في المعادلة. وحيث أن المعادلة تحتوى ٣ كميات فقد تم توقيع ٣ واحد في الخريطة كما هو موضح في شكل (٤ - ١٠). الخطوة التالية هي تجميع كل خلتين متجاورتين أفقياً أو رأسياً وكل منهما تحتوى واحد. الخلايا المجمعة والمجاورة بهذا الشكل يمكن تبسيطها إلى المتغيرات الثابتة في هذا التجميع فقط. فمثلاً التجميغة الرئيسية تحتوى الخلية الثانية والرابعة ، ومجموع هاتين الخلتين هو  $XY + \bar{X}Y$ . في هذه المجموعة المتغير  $Y$  ثابت لم يتغير في كل من الكميتين، بينما المتغير  $X$  كان في الكمية الأولى حقيقي ومعكوس في الكمية الثانية. لذلك فإن هذه المجموعة تؤول إلى الكمية  $Y$  فقط. وهذا في الحقيقة يمكن إثباته من قوانين الجبر المنطقي حيث يمكن أن نأخذ المتغير  $Y$  مشتركاً في هذه المجموعة ويتبقى المتغير  $X$  مجموعاً مع معكوسه وهذا يساوى واحد حسب قوانين الجبر المنطقي. الآن ننتقل إلى المجموعة الأفقية التي تحتوى الخلية الثالثة مع الخلية الرابعة. في هذه الخلية المتغير  $X$  ثابت بينما المتغير  $Y$  ليس ثابتاً في الخلتين. لذلك فإن هذه المجموعة تؤول إلى المتغير  $X$  فقط. لذلك فإن الصورة البسيطة للمعادلة  $F$  ستكون ناتج هاتين المجموعتين كما يلى:

$$F = X + Y$$

وهذا هو أبسط ما يمكن الوصول إليه في هذه المعادلة .

سنفترض الآن معادلة في ثلاثة متغيرات كما يلى:

$$F = \bar{X}Y\bar{Z} + XY\bar{Z} + XYZ$$

شكل (٤ - ١١) يبين خريطة كارنوف لثلاث متغيرات موقعاً عليها الكميات الموجودة في المعادلة السابقة. من هذه الخريطة يمكن كتابة الصورة البسيطة للمعادلة كما يلى:

$$F = XY + Y\bar{Z}$$

لاحظ طريقة ترتيب الخلايا أفقياً من خلال المتغيرين  $Y$  و  $Z$ . نلاحظ أنه بالانتقال من عمود لل التالي له فإن متغير واحد فقط هو الذي يغير حالته من حقيقي إلى معكوس. فتجد العمود الأيسر مثلاً ممثلاً بالكمية  $YZ=00$  ، والعمود التالي له  $YZ=01$  المتغير  $Z$  فقط تغير من صفر لواحد، يأتي بعد ذلك العمود  $YZ=11$  تجد أن الفرق بينه وبين العمود السابق أن المتغير  $Y$  تغير من صفر إلى واحد، وهكذا. المهم أنه عند الانتقال من خلية لخلية مجاورة لها أن يتغير واحد فقط من المتغيرات من صفر إلى واحد أو العكس.

ما زلنا مع المعادلات ثلاثة المتغيرات حيث نعرض المعادلة التالية:

$$F = \overline{X} Y \overline{Z} + X \overline{Y} \overline{Z} + X \overline{Y} Z + \overline{X} Y Z$$

(٨-٤)

هذه المعادلة بها أربع كميات بعد توقعها على خريطة كارنوف المناسبة جاءت الأربع كميات في أربع خلايا متجاورة كما في شكل (٤ - ٤). معنى ذلك أن هناك متغيرين سيعتمدان على متغير  $Y$  الذي لم يتغير في الأربع خلايا. معنى ذلك أن هذه المعادلة يمكن تبسيطها إلى متغير واحد فقط كما يلى:

$$F=Y$$

من خواص خريطة كارنوف أنها يمكن أن تلف على نفسها حول محور رأسى

لتكون اسطوانة رأسية أو تلف على نفسها حول محور أفقى لتكون اسطوانة أفقية. سنقوم بتبسيط المعادلة التالية لوضوح هذه الخاصية:

$$F = \overline{X} \overline{Y} \overline{Z} + X \overline{Y} \overline{Z} + \overline{X} Y \overline{Z} + X Y \overline{Z}$$

هذه المعادلة تم توقعها على خريطة كارنوف كما في شكل (٤ - ٣) حيث أمكن تبسيطها إلى الصورة التالية: شكل (٤ - ٤) يبين خريطة كارنوف في ٤ متغيرات، وهذا المثال يبين أيضاً خاصية الالتفاف الأفقي والرأسى للخريطة. المعادلة قبل التبسيط كما يلى:

$$F = \overline{X} \overline{W} \overline{Y} \overline{Z} + \overline{X} \overline{W} Y \overline{Z} + X \overline{W} \overline{Y} \overline{Z} + X \overline{W} Y \overline{Z}$$

وهذه المعادلة كما نرى يمكن تبسيطها إلى ما يلى:

$$F = \overline{W} \overline{Z}$$

لقد سقنا العديد من الأمثلة التي تبين كيفية استخدام خريطة كارنوف لتبسيط الدوائر المنطقية حتى ٤ متغيرات، وكما قلنا من قبل يمكن تعليم ذلك للدوائر في أكثر من ٤ متغيرات ولكن الخريطة ستكون أكثر تعقيداً، ولذلك فنحن نكتفى بهذا القدر من الأمثلة. لاحظ أنه من الممكن أن تكون هناك كميات أو خلايا لا يمكن أن تؤخذ في مجموعات لتحقيق عملية

التبسيط. تخيل مثلاً أن المعادلة السابقة كانت تحتوى الكلمة XYZ. في هذه الحالة فإن الخلية المقابلة لهذه الكلمة لا يمكن أن تؤخذ في مجموعة مع أي خلية أخرى، لذلك فإن الصورة النهائية للمعادلة في هذه الحالة ستكون:

$$F = \overline{W} \overline{Z} + WXYZ$$

## ٤ - ١٤ تمارين

١ - ما هي قيمة كل من A, B, C التي يجعل كل من التعبيرات التالية مرتاً واحد ومرة صفر:

- a) AB    b)  $A\bar{B}C$     c) A+B    d)  $\bar{A} + B + \bar{C}$     e)  $\bar{A}\bar{B}\bar{C}$

٢ - أكتب جدول الحقيقة لكل من المعادلات التالية :

- a)  $X = (A+B)C+B$     b)  $X = \overline{(A+B)}C$     c)  $X = (A+BC)(\bar{B}+\bar{C})$

٣ - طبق نظرية ديمورجان على كل من التعبيرات التالية:

- a)  $\overline{A+B}$     b)  $\overline{\overline{AB}}$     c)  $\overline{AB+CD}$     d)  $\overline{\overline{AB}(C+\bar{D})}$     e)  $\overline{AB(CD+EF)}$   
 f)  $\overline{(A+\bar{B}+C+\bar{D})} + \overline{ABC\bar{D}}$     g)  $\overline{\overline{(ABC)(EFG)}} + \overline{\overline{(HIJ)(KLM)}}$

٤ - ارسم الدائرة المنطقية لكل واحد من التعبيرات الموجودة في تمرين ١ وتمرين ٢.

٥ - استخدم المجرب البوليني في تبسيط كل من التعبيرات التالية:

- a) BD + B(D+E) + D(D+F)    b)  $AB + \overline{ABC} + A$   
 c)  $\overline{AB} + \overline{ABC} + \overline{ABCD} + \overline{ABCDE}$     d)  $(A+\bar{A})(AB + A\bar{B})$   
 e) ABC(AB +  $\bar{C}$  (BC+AC))    f) ABCD + AB( $\overline{CD}$ ) + ( $\overline{AB}$ )CD

٧ - ضع كل من التعبيرات التالية في صورة مجموع المضاريب SOP القياسية:

- a)  $(A+B)(C+\bar{B})$     b)  $(A+\bar{B})C$     c)  $(A+C)(AB+AC)$   
 d)  $AB + CD(AB+AC)$     e)  $A+B(AC+(B+C)D)$

٨ - أكتب جدول الحقيقة لكل واحد من التعبيرات الموجودة في تمرين ٧.

٩ - أرسم خريطة كارنوف لاثنين وثلاثة وأربع متغيرات ثم ضع رقم لكل خلية تبعاً لقيمة المتغيرات التي تمثلها هذه الخلية.

١٠ - استخدم خريطة كارنوف لتبسيط كل واحد من التعبيرات الموجودة في تمرين ٥.

١١ - أكتب المعادلة المنطقية للخرج الموجود في جدول الحقيقة في شكل (٤-١١) في صورة مجموع مضاريب SOP.

١٢ - ارسم الدائرة المنطقية للخرج في تمرين ١١.

١٣- ارسم الدائرة الناتجة في تمرين ١٢ مستخدما بوابات الناند فقط.

٤- بسط المعادلة الناتجة في تمرين ١١ مستخدما خريطة كارنوف.

٥- أكتب المعادلة المنطقية للخرج الموجود في جدول الحقيقة في شكل (٤-١١) في صورة مصروب مجامي POS.

٦- ارسم الدائرة المنطقية للخرج في تمرين ١٥.

٧- ارسم الدائرة الناتجة في تمرين ١٦ مستخدما بوابات نور فقط.

٨- بسط المعادلة الناتجة في تمرين ١٥ مستخدما خريطة كارنوف.

٩- صمم دائرة منطقية لها ٣ مداخل بحيث يكون خرجها يساوى واحد إذا كان الدخل يمثل رقمًا فديا. أكتب جدول الحقيقة ثم استنتاج المعادلة المنطقية ثم بسطها باستخدام خريطة كارنوف ثم ارسم الدائرة.

١٠- صمم دائرة منطقية لها ٤ مداخل بحيث يكون الخرج يساوى واحد إذا كان هناك ٣ أو أكثر من المدخل يساوى واحد (دائرة الأغلبية). اتبع نفس الخطوات الموضحة في تمرين ١٩.

شكل (٤-١١)

الدخل				الخرج
D	C	B	A	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1


# **الفصل الخامس**

**٥**


**محلات الشفرة  
والمشفرات**

**Decoders And Encoders**

## ٥ - ١ محللات الشفرة Decoders



يتم تمثيل البيانات في الحاسوبات في صورة مقاطع من الشفرات الثنائية تتكون كل شفرة منها من عدد  $n$  من البتات. أي شفرة تتكون من  $n$  من البتات يمكن أن تمثل بها حتى عدد  $2^n$  من العناصر المختلفة أو الشفرات المختلفة، حيث كل شفرة ستمثل أحد هذه العناصر. إن شفرة مكونة مثلاً من 2 بت يمكنها تمثيل عدد  $= 2^2 = 4$  من الشفرات كالتالي: 00, 01, 10, 11. بينما شفرة مكونة من 3 بتات يمكنها أن تمثل عدد 8 من الشفرات الثنائية كالتالي: 000, 001, 010, 011, 100, 101, 110, 111. محلل الشفرة الذي له  $n$  من الدخول يكون عبارة عن دائرة تואقية combinatorial تختار واحد فقط من المخارج التي عددها  $2^n$  وتنشطه بينما تخدم باقي المخارج. هذا المخرج يتم اختياره على حسب الشفرة المدخلة أو الموجودة على دخل المشفر. شكل (٥ - ١) يبين رسمياً صنديقياً لمحلل شفرة له 3 دخول، وبالطبع 8 مخارج. هذه المخارج تبدأ بالمخرج رقم صفر وتنتهي بالمخرج رقم 7. عند وضع الشفرة 000 على الدخل فإن المخرج رقم 0 ينشط أو يتم اختياره، وعند وضع الشفرة 011 مثلاً على الدخل فإن المخرج رقم 3 ينشط، ... وهكذا. عامة فإن **محلل الشفرة الذي له  $n$  من المدخل**, يكون له عدد  $m=2^n$  من المخارج التي يتم اختيار أو تنشيط أحدها على حسب الشفرة الموجودة على الدخل.




شكل (٥ - ٢) يبين الدائرة المنطقية التي يتكون منها محلل الشفرة. هذه الدائرة عبارة عن مجموعة من بوابات AND التي يكون خرجها واحد عند شفرة معينة ووحيدة من شفرات الدخل. لاحظ استخدام العواكس inverters عند مدخل بوابات ال AND لاختيار الشفرة المناسبة التي سينشط عندها هذا الخرج. فمثلاً الخرج D3 سيكون واحد فقط إذا كان A0=1، A2=0، A2=1، A2=0 وذلك من خلال استخدام عواكس على الدخل A2 حتى نضمن أن D3 ستكون واحد عند وجود الشفرة 011 على الدخل كما في الشكل.

الدخل			الخرج							
A2	A1	A0	D0	D1	D2	D3	D4	D5	D6	D7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1


جدول ١-٥ جدول الحقيقة لفأكاك الشفرة  $8 \times 3$ 

جدول ١-٥ يبين جدول الحقيقة للمشفير  $8 \times 3$ . نلاحظ من هذا الجدول أن الخرج الفعال فقط يكون واحد وباقى الخروج تكون أصفارا. بنفس الطريقة يمكن تصميم أي محلل شفرة مثل المحلل  $2 \times 4$  أو المحلل  $4 \times 16$  أو حتى المحلل  $8 \times 256$ .

محلل الشفرة الموجود في شكل (١-٥) يسمى المحلل الثمانى لأنه يحول الشفرات الثلاثية إلى خرج ثمانى. ليس بالضرورة أن يتم فك جميع الشفرات المتاحة في الخرج. وعلى ذلك فإنه يمكننا مثلا استخدام العشرة خروج الأولى من المحلل  $4 \times 16$  لتتمثل المحلل العشري الذى يحول الشفرات الثنائية الرابعة إلى خرج عشري، أو عشرة خروج فقط. إننا في هذه الحالة نحو الشفرات العشرية المكونة ثنائيا binary coded decimal, BCD إلى خرج عشري، وهناك الكثير من التطبيقات التى تستخدم ذلك.




إن الشرائح العملية المتاحة في الأسواق تحتوى في العادة طرف تنشيط واحد أو أكثر لمحلل الشفرة حيث تكون كل الخروج في هذه الحالة غير فعالة إذا كان أي واحد من هذه الأطراف غير نشط. أحيانا تكون أطراف التنشيط هذه فعالة عندما تكون واحد وأحيانا تكون فعالة عندما تكون صفرًا حيث في الحالة الثانية يوضع أمام دخل التنشيط دائرة أو توضع على رمزه شرطة مثل طرف التنشيط. يمكن استخدام بوابات ال AND بدلاً من بوابات ال NAND في بناء محلل الشفرة. في هذه الحالة سيكون الخرج الفعال أو المختار يساوى صفر وباقى الخطوط غير النشطة أو الغير مختارة تساوى واحد. هناك الكثير من التطبيقات التي تحتاج النوع الأول وأيضاً الكثير من التطبيقات التي تحتاج النوع الثاني. شكل (٤ - ٥) يبين محلل شفرة  $4 \times 2$  له طرف تنشيط E ومبني باستخدام البوابات NAND. لاحظ في هذا الشكل أنه عندما كان طرف التنشيط  $E=1$  فإن جميع الخروج كانت غير نشطة أي تساوى واحد مهما كان الدخل.



من فوائد وجود أطراف التنشيط هو استخدامها في الحصول على محلل شفرة بإمكانيات أكبر باستخدام عدد من المحللات ذات الإمكانيات البسيطة. شكل (٤ - ٥) يبين استخدام محللين  $8 \times 3$  للحصول على محلل  $4 \times 2$ .  
لاحظ من هذا الشكل أن الدخلين A0 و A1 تم توصيلهم على كل المحللات بينما الدخل A2 فتم توصيله على طرف التنشيط للمحلل الأول E1 من خلال عاكس وعلى طرف التنشيط للمحلل الثاني E2 مباشرة. لاحظ أن كل من طرق التنشيط E1 و E2 يكون فعالاً عندما يكون واحد. بذلك نرى أنه عندما يكون  $A2=0$  فإن المدخل الأول يكون نشط وبذلك سيتم تنشيط واحد من المحلل D0 إلى D3 على حسب الشفرة الموجودة على المخرج A0 و A1. بينما عندما يكون  $A2=1$  فإن

المحلل الثاني سيكون فعالاً ويتم تنشيط واحد من المخارج D4 إلى D7 على حسب الشفرة الموجودة على كل من A0 و A1. بنفس الطريقة يمكن الحصول على محللات ذات إمكانيات عالية من عدد من المحللات الصغيرة.



## ٢-٥ الشريحة 7442 و 74LS42 محلل شفرات عشرية مكونة ثنائيا إلى عشرية BCD to Decimal Decoder

هذه الشريحة لها ٤ دخول عالية الفعالية يوضع عليها الكود الثنائي للأرقام من صفر إلى عشرة كما في شكل (٥-٥) الذي يوضح الرسم الوظيفي للشريحة. طرف القدرة هو الطرف ١٦ بينما الطرف ٨ هو الأرضي. على ضوء الكود المدخل تقوم الشريحة بتنشيط واحد فقط من مخارجها العشرة. هذه المخارج منخفضة الفعالية، أي أن الخرج النشط يكون صفراء. إذا كان الكود الموجود على الدخل أكبر من تسعه (1001) فإن جميع الخروج تكون وحيدة، أي غير فعالة. زمن التأخير للشريحة 7442 هو ١٥ نانو ثانية وتيار القدرة لها ٢٨ مللي أمبير بينما للشريحة 74LS42 فإن زمن التأخير يساوي ١٨ نانو ثانية بينما تيار القدرة يساوى ٧ مللي أمبير. يمكن استخدام هذه الشريحة كمحلل  $8 \times 3$  حيث سيكون الطرف D في هذه الحالة طرف تنشيط. جدول (٥-١) يبين جدول الحقيقة لهذه الشريحة.


الدخل				الخرج									
D	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	Y8	Y9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

جدول ٢-٥ جدول الحقيقة للشريحة 7442

## ٣-٥ الشريحة 7445 محلل شفرات عشرية مكونة ثنائيا إلى عشرية

### BCD to Decimal Decoder/Driver إلى عشرية/دافع تيار

هذه الشريحة لها ٤ دخول عالية الفعالية يوضع عليها الكود الثنائي للأرقام من صفر إلى عشرة. على ضوء هذا الكود تقوم الشريحة بتنشيط واحد فقط من مخارجها العشرة كما في شكل (٥-٦). الطرف ١٦ هو طرف القدرة والأرضي على طرف ٨. جدول ٥-٣ يبين جدول الحقيقة لهذه الشريحة. هذه المخارج منخفضة الفعالية، أي أن الخرج النشط يكون صفراء. إذا كان الكود الموجود على الدخل أكبر من تسعه (1001) فإن جميع الخروج تكون وحيدة، أي غير فعالة. تيار القدرة لهذه الشريحة ٢٨ مللي أمبير. يمكن استخدام هذه الشريحة كمحلل  $8 \times 3$  حيث سيكون الطرف D في هذه الحالة طرف تنشيط. ميزة هذه الشريحة أنها يمكنها أن تبلغ حتى ٨٠ مللي أمبير من أطراف الخرج النشطة لذلك يمكن استخدامها لإدارة ملفات solenoid أو إتارة لمبات بيان LEDs.



الدخل				الخرج										
D	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	Y8	Y9	
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	1	1	1	1	1	0

جدول ٣ - جدول الحقيقة للشريحة 7445


#### ٤- الشرائح 7446 و 7447 و 7448 و 7449 و 7445 محلل شفرات عشرية مكونة ثنائيا إلى

شفرات المظاهر ذات ٧ قطع/دافع تيار


**BCD to 7 segment Decoder/Driver**

هذه الشرائح لها ٤ مداخل يتم إدخال شفرات عشرية مكونة ثنائيا BCD عليها، فتقوم بتحويل هذه الشفرات إلى شفرات سباعية مناسبة لإنارة المظاهر ذات السبع قطع كالملوحة في شكل (٥ - ٧). هذا يعني أن هذه الشرائح سيكون لها ٧ مخارج يرمز لها بالرموز A و B و C و D و E و F و G وهذه تقابل القطع المعينة على المظهر. شكل (٥ - ٨) يبين الرسم الوظيفي للشريحة ٧٤٤٦. طرف القدرة لهذه الشريحة هو ١٦ والأرضي هو الطرف ٨. جميع مخارج الشريحة منخفضة الفعالية، معنى أن المخرج النشط


سيكون جهده منخفض (0) وفي هذه الحالة فإن القطعة المقابلة له ستضيء. هذه الشرائج يمكنها أن تتبع sink حتى ٤٠ مللي أمبير. الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضي لكل هذه الشرائج.



شكل (٥-٧) المظهر ذو السبع قطع



شكل (٥-٨) الرسم الوظيفي للشريحة 7446




شكل (٥-٩) الرسم الوظيفي للشريحة 7447

تحتوي الشريحة ٧٤٤٦ على ٣ خطوط تحكم يمكن أن نفهم وظيفة كل منها بالنظر إلى جدول الحقيقة. فمثلا الدخل Ripple Blanking Input, RBI يكون فعال (0) فإن جميع الخروج تظلم وتكون في الحالة العالية وذلك بشرط أن تكون كل المداخل الأخرى أصفارا. ولذلك تعمل الشريحة في الوضع العادي فإن هذا الدخل يخدم بوضعه يساوى واحد. هناك أيضا الدخل Lamp Test, LT المنخفض الفعالية الذي حينما يكون صفرًا فإن جميع المخارج تكون فعالة وتضيء المظاهرات المقابلة لها مهما كانت المداخل الأخرى وهذا الخط يستخدم لاختبار اللمسات هل تعمل أم لا.

الدخل الأخير من هذه المداخل هو الدخل Blanking Input, BI/Ripple Blanking Output, RBO وهو منخفض الفعالية أيضا وحينما يكون فعالا فإن جميع المخارج تكون مخددة (1) ولن تضيء المقادير المقابلة لها مهما كانت المداخل الأخرى، والخط في هذه الحالة يمثل دخل للشريحة. هذا الخط يمثل أيضا إشارة خرج RBO تكون صفر إذا كانت جميع مداخل الشريحة أصفارا . شكل (٥-٩) يبين الرسم الوظيفي للشريحة ٧٤٤٧ . جدول ٥-٤ يبين جدول الحقيقة للشريحتين ٧٤٤٦ و ٧٤٤٧ حيث نرى أن الخرج الفعال يكون منخفضا وهذا يعني أن هاتين الشريحتين تستعملان لتشغيل المظاهر ذات الأئنود الواحد الذي يصل على الجهد العالى Vcc .



	الدخل							الخرج						
	LT	RBI	8	4	2	1	RBO	A	B	C	D	E	F	G
0	H	X	L	L	L	L	H	L	L	L	L	L	L	H
1	H	X	L	L	L	H	H	H	L	L	H	H	H	H
2	H	X	L	L	H	L	H	L	L	H	L	L	H	L
3	H	X	L	L	H	H	H	L	L	L	L	H	H	L
4	H	X	L	H	L	L	H	H	L	L	H	H	L	L
5	H	X	L	H	L	H	H	L	H	L	L	H	L	L
6	H	X	L	H	H	L	H	H	H	L	L	L	L	L
7	H	X	L	H	H	H	H	L	L	L	H	H	H	H
8	H	X	H	L	L	L	H	L	L	L	L	L	L	L
9	H	X	H	L	L	H	H	L	L	L	H	H	L	L
10	H	X	H	L	H	L	H	H	H	H	L	L	H	L
11	H	X	H	L	H	H	H	H	H	L	L	H	H	L
12	H	X	H	H	L	L	H	H	L	H	H	H	L	L
13	H	X	H	H	L	H	H	L	H	H	L	H	L	L
14	H	X	H	H	H	L	H	H	H	H	L	L	L	L
15	H	X	H	H	H	H	H	H	H	H	H	H	H	H
	X	X	X	X	X	X	L	H	H	H	H	H	H	H
	H	L	L	L	L	L	L	H	H	H	H	H	H	H
	L	X	X	X	X	X	H	L	L	L	L	L	L	L

جدول ٤-٥ جدول الحقيقة للشريحتين 7446 و 7447





شكل (١٠) الرسم الوظيفي للشريحة 7448

الشريحة 7448 لها نفس وظيفة الشريحة 7446 أو 7447 سوى أن خرجها على الفعالية كما في شكل (١٠-٥). أى أن الخرج الفعال يكون جهده على (١). لذلك فإن هذه الشريحة تستخدم لإدارة المظاهر ذات الكثود الموحد. يتضح ذلك من الرسم الوظيفي للشريحة حيث لا يوجد عواكس على الخرج كما في الشريحة السابقة.



الخطوط RBI و RBO تستخدم لإطفاء الأصفار الزائدة (الغير ضرورية) سواء من أقصى يمين الرقم أو من أقصى يساره. فمثلاً الرقم 006.4 يمكن إظهاره 6.4 بإطفاء الصفرتين في أقصى اليسار وذلك لتوفير الطاقة. كذلك الرقم 006.400 يمكن إظهاره 6.4 وذلك بإطفاء الأصفار من اليمين واليسار. شكل (٥ - ١٢) يبين طريقة حذف الأصفار من اليسار. في هذه الحالة فإن الخط RBI في الخانة التي في أقصى اليسار توصل بالأرضي. بذلك فإنه إذا كان دخل الشريحة أصفارا فإن المظهر سيطفي كل عناصره السبعة حسب جدول الحقيقة، وسيكون الخط RBO صفراء في هذه الحالة أيضاً. هذا الخط RBO يوصل على الخط RBI في الخانة التالية وبالتالي نضمن أن هذه الخانة ستطفىء إذا كانت دخولها أصفارا أيضاً، وهكذا الخانات التالية. بنفس الطريقة يمكن إطفاء الأصفار الزائدة من ناحية اليمين كما في شكل (٥ - ١٣).



٥-٥ الشريحة 74LS137 محلل شفرة ٨/٣ ،

موزع بيانات ٨/١

مع ماسك للدخل

**3 to 8 Decoder/1 of 8**

**Demultiplexer with input latch**


هذه الشريحة عبارة عن محلل شفرة له ٣ دخول A و B و C وثمان خروج Y0 حتى Y7. جميع الخروج منخفضة الفعالية، أى أن أي خرج يكون فعالاً عندما يكون صبراً (0). شكل (١٤ - ٥) يبين الرسم الوظيفي لهذه الشريحة. الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضى. على حسب الشفرة الموجودة على الدخول الثلاثة يتم تنشيط واحد من الخروج على حسب جدول الحقيقة المبين في جدول ٥-٥. الشريحة لها خطى تنشيط، أحدهما منخفض الفعالية وهو الخط  $\overline{E2}$  على الطرف ٥ للشريحة والثانى عالى الفعالية وهو الخط E1 على الطرف ٦. أى أن الشريحة لن تعمل إلا إذا كان  $E2=0$  و  $E1=1$ . الشريحة لها خط تحكم آخر وهو الخط Latch Enable, LE

حيث عند انتقال الإشارة على هذا الخط من صفر لواحد فإن العناوين الموجودة على خطوط الدخل A و B و C يتم مسكتها. لذلك فإن هذه الشريحة مفيدة عند الاستخدام لتشفيير خطوط العناوين من معالج أو ميكروكمبيوتر. بوضع بيانات على الطرف E1 العالى الفعالية يمكن للشريحة أن تعمل كموزع بيانات Demultiplexer يرسل البيانات الموجودة على الخط E1 إلى الخرج الذى يتم اختياره عن طريق خطوط الدخل A و B و C. سيأتى شرح موزع البيانات فيما بعد.

Input الدخل						Output الخرج							
$\overline{LE}$	$\overline{E2}$	E2	C	B	A	$\overline{Y0}$	$\overline{Y1}$	$\overline{Y2}$	$\overline{Y3}$	$\overline{Y4}$	$\overline{Y5}$	$\overline{Y6}$	$\overline{Y7}$
H	L	H	X	X	X	S	S	S	S	S	S	S	S
X	H	X	X	X	X	H	H	H	H	H	H	H	H
X	X	L	X	X	X	H	H	H	H	H	H	H	H
L	L	H	L	L	L	H	H	H	H	H	H	H	H
L	L	H	L	L	H	H	L	H	H	H	H	H	H
L	L	H	L	H	L	H	H	H	L	H	H	H	H
L	L	H	L	H	H	H	H	H	L	H	H	H	H
L	L	H	H	L	H	H	H	H	H	L	H	H	H
L	L	H	H	H	L	H	H	H	H	H	L	H	H
L	L	H	H	H	H	H	H	H	H	H	H	L	H
L	L	H	H	H	H	H	H	H	H	H	H	H	L

. Stable = S High = H Low = L Don't care = X غير مهم = S مستقر = H واحد = L لا يهم = X

#### جدول ٥-٥ جدول الحقيقة لمحل الشفرات 74LS137



#### ٦-٥ الشريحة 74LS138 محلل شفرة ٨/٣ ،

موزع بيانات ٨/١

3 to 8 Decoder/1 of 8

Demultiplexer


هذه الشريحة عبارة عن فاكلك شفرة له ٣ دخول A و B و C وثمان خروج Y0 حتى Y7. جميع الخروج منخفضة الفعالية، أي أن أي خرج يكون فعال عندما يكون صفرًا (0). شكل (٥ - ١٥) يبين الرسم الوظيفي لهذه الشريحة. الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضي. على حسب الشفرة الموجودة على الدخول الثلاثة يتم تنشيط واحد من الخروج على حسب جدول الحقيقة المبين في جدول ٦-٥.

الشريحة لها ٣ خطوط تنشيط، اثنان منها منخفضاً الفعالية وهما G2A و G2B والثالث عالي الفعالية وهو الخط 1. G1. أي أن الشريحة لن تعمل إلا إذا كان كل من A و G2A و G1 يساوى واحد. يمكن للشريحة أن تعمل كموزع بيانات Demultiplexer يرسل البيانات الموجودة على الخط A أو الخط G2B إلى الخرج الذي يتم اختياره عن طريق خطوط الدخول A و B و C. الإصدار 74LS138 له زمان مرور (تأخير) Propagation delay مقداره ٢٠ نانوتانية ، وتيار قدرة مقداره ٦,٣ مللي أمبير. بينما الإصدار 74S138 له زمان مرور مقداره ٧ نانوتانية وتيار مصدر القدرة مقداره ٤ مللي أمبير.

الدخل Input						الخرج Output							
$G2A$	$G2B$	$G1$	$C$	$B$	$A$	$\bar{Y}0$	$\bar{Y}1$	$\bar{Y}2$	$\bar{Y}3$	$\bar{Y}4$	$\bar{Y}5$	$\bar{Y}6$	$\bar{Y}7$
H	X	X	X	X	X	H	H	H	H	H	H	H	H
X	H	X	X	X	X	H	H	H	H	H	H	H	H
X	X	L	X	X	X	H	H	H	H	H	H	H	H
L	L	H	L	L	L	H	H	H	H	H	H	H	H
L	L	H	L	L	H	H	L	H	H	H	H	H	H
L	L	H	L	H	L	H	H	H	L	H	H	H	H
L	L	H	H	L	L	H	H	H	H	L	H	H	H
L	L	H	H	L	H	H	H	H	H	L	H	H	H
L	L	H	H	H	L	H	H	H	H	H	H	L	H
L	L	H	H	H	H	H	H	H	H	H	H	H	L

. High = H Low = L Don't care = X غير مهم

جدول ٦-٥ جدول الحقيقة لمحل الشفرات 74LS138



## ٧-٥ الشريحة 74LS139 اثنان محلل شفرة ٤/٢ ،

موزع بيانات ٤/١


Dual 2 to 4 Decoder/1 of 4 Demultiplexer

هذه الشريحة تحتوى اثنان محلل شفرة كل منهما له ٢ دخل A و B وأربع خروج Y0 حتى Y3. جميع الخروج منخفضة الفعالية، أى أن أي خرج يكون فعالا عندما يكون صفرًا (0). شكل (١٦ - ٥) يبين الرسم الوظيفي لهذه الشريحة. الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضى. على حسب الشفرة الموجودة على الدخليين يتم تنشيط واحد من الخروج على حسب جدول الحقيقة المبين في جدول ٦-٥. كل محلل شفرة له خط تنشيط واحد E ، وهذا الخط منخفض الفعالية. أى أن الشريحة لن تعمل إلا إذا كان هذا الخط يساوى صفر. يمكن للشريحة أن تعمل كموزع بيانات Demultiplexer يرسل البيانات الموجودة على طرف التنشيط E إلى الخرج الذى يتم اختياره عن طريق خطوط الدخل A و B. الإصدار 74LS139 له زمن مرور (تأخير) Propagation delay مقداره ١٩ نانو ثانية، وتيار قدرة مقداره ٦,٨ مللى أمبير. بينما الإصدار 74S139 له زمن مرور مقداره ٦ نانو ثانية وتيار مصدر القدرة مقداره ٦٠ مللى أمبير.

إلا إذا كان هذا الخط يساوى صفر. يمكن للشريحة أن تعمل كموزع بيانات Demultiplexer يرسل البيانات الموجودة على طرف التنشيط E إلى الخرج الذى يتم اختياره عن طريق خطوط الدخل A و B. الإصدار 74LS139 له زمن مرور (تأخير) Propagation delay مقداره ١٩ نانو ثانية، وتيار قدرة مقداره ٦,٨ مللى أمبير. بينما الإصدار 74S139 له زمن مرور مقداره ٦ نانو ثانية وتيار مصدر القدرة مقداره ٦٠ مللى أمبير.

Input الدخل			Output الخرج			
$\bar{E}$	B	A	$\bar{Y_0}$	$\bar{Y_1}$	$\bar{Y_2}$	$\bar{Y_3}$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	H	L


جدول ٧-٥ جدول الحقيقة لمحلل الشفرات 74LS139

**٨-٥ الشريحة 74145 محلل شفرات عشرية مكودة ثنائيا إلى عشرية/دفع تيار (مجمع مفتوح)****BCD to Decimal Decoder/Driver (Open Collector)**

هذه الشريحة لها ٤ دخول عالية الفعالية A و B و C و D يوضع عليها الكود الثنائي للأرقام من صفر إلى عشرة. على ضوء هذا الكود تقوم الشريحة بتنشيط واحد فقط من مخارجها العشرة. هذه المخارج منخفضة الفعالية، أي أن الخرج النشط يكون صفرًا. إذا كان الكود الموجود على الدخل أكبر من تسعة (1001) فإن جميع الخروج تكون وحيدة، أي غير فعالة. تيار القدرة لهذه الشريحة ٤٣ ملي أمبير وزمن التأخير لها ٢٤ نانو الثانية. شكل (١٧-٥) يبين الرسم الوظيفي لهذه الشريحة. الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضي. يمكن استخدام هذه الشريحة كمحلل  $8 \times 3$  حيث سيكون الطرف D في هذه الحالة طرف تنشيط. ميزة هذه الشريحة أنها يمكن استخدامها لإدارة ملفات solenoid أو إنارة لمبات حيث أن خرجها على مجمع مفتوح. الشريحة متوافقة تماماً من حيث الأطراف مع الشريحة 7445 التي سبق شرحها.

## ٩-٥ الشريحة 74154 و 74LS154 ، موزع بيانات ٤/١

### 4 to 16 Decoders/Demultiplexers,




هذه الشريحة لها ٤ دخول عالية الفعالية A و B و C و D ويوضع عليها الكود الثنائي للأرقام من صفر إلى ١٥. على ضوء هذا الكود تقوم الشريحة بتنشيط واحد فقط من مخارجها الستة عشرة. هذه المخارج منخفضة الفعالية، أي أن الخرج النشط يكون صبرا. شكل (١٨-٥) يبين الرسم الوظيفي لهذه الشريحة. الطرف ٢٤ هو طرف القدرة والطرف ١٢ هو الأرضي. الشريحة لها طرق تنشيط G1 و G2 منخفضي الفعالية، أي أنه عند عدم تنشيط أحد هذه الأطراف (١) فإن مخارج الشريحة ستكون كلها غير فعالة (١). يمكن استخدام هذين الطرفيين للحصول على محللات شفرة أكبر. يمكن استخدام الشريحة كموزع لبيانات demultiplexer حيث يتم إدخال البيانات على أحد خطى التنشيط، وعندما يكون الخط الآخر صفر فإن البيانات يتم استقبالها على المخرج المحدد بالشفرة الموجودة على المدخل. زمن التأخير للشريحة 74154 هو ٢١ نانوثانية وتيار القدرة لها هو ٣٤ مللي أمبير. بالنسبة للشريحة 74LS154 فإن زمن التأخير لها هو ١٥ نانوثانية وتيار القدرة هو ٩ مللي أمبير.

## ١٠-٥ الشريحة 74155 ٢ محلل شفرة ٤/٢ ، موزع بيانات

الشريحة 74155 تحتوى ٢ محلل شفرة كل منهم له ٤ مخارج كما في شكل (١٩-٥). محلل الشفرة الأول مخارجه هي ١Y0 إلى 1Y3، وأما محلل الثاني فمخارجه هي 2Y0 إلى 2Y3. كل هذه المخارج منخفضة الفعالية. محلل الأول له خطى تنشيط هما 1G وهو منخفض الفعالية و 1C وهو مرتفع الفعالية. محلل الثاني له خطى تنشيط 2G و 2C وكلاهما منخفض الفعالية. محللان هما نفس الدخلين A و B حيث سيتم تنشيط خط الخرج المناسب من أحد المحللين الذى يتم تنشيطة وعلى حسب الشفرة الموجودة على الدخلين A و B. زمن التأخير للشريحة 74155 هو ١٨ نانوثانية وتيار المصدر لها هو ٢٥ مللي أمبير. طرف القدرة هو الطرف ١٦ والأرضي هو الطرف ٨. هناك أيضا الشريحة 74LS155 التي لها زمن تأخير مقداره ١٧ نانوثانية وتيار المصدر مقداره ٦ مللي أمبير. عندما تكون خطوط تنشيط أي واحد من المحللين غير فعالة فإن كل مخارجه ستكون غير فعالة أيضا، أي وحيد.

## ١١-٥ الشريحة 74156 و 74LS156

٢ محلل شفرة ٤/٤ ، موزع بيانات ١/٤ مجمع مفتوح




الشريحتان 74156 و 74LS156 هما نفس الخواص للشريحة 74155 تماماً ومتوفقة معها في الأطراف كما في شكل (١٩ -٥) سوى أن الخرج مفتوح الجمع. إن ذلك يعني أنه عند استعمال أي واحد من هذه المخارج لابد من توصيله أولاً على مصدر القدرة V<sub>CC</sub> من خلال مقاومة مقدارها ٤,٧ كيلوأوم تقريباً. الشريحة 74156 لها زمان تأخير مقداره ٢٠ نانوثانية وتيار مصدر مقداره ٢٥ مللي أمبير. الشريحة 74LS156 لها زمان تأخير مقداره ٣١ نانوثانية، وتيار مصدر مقداره ٦ مللي أمبير.

## ١٢-٥ Encoders المشفرات

تقوم المشفرات بالوظيفة العكسية لحلقات الشفرة. فإذا كان محلل الشفرة يقوم بتنشيط واحد من خطوط الخرج على حسب الشفرة الموجودة على خطوط الدخل، فإن المشفر يقوم بتوليد شفرة ثنائية معينة على خطوط الخرج وذلك عند تنشيط واحد فقط من خطوط الدخل. لذلك إذا كان عدد خطوط الخرج هو  $n$  فإن عدد خطوط الدخل سيكون  $2^n$ . لذلك فإن جدول الحقيقة لمشفّر ٨ إلى ٣ سيكون كما في جدول ٨-٥ حيث ٨ هي عدد خطوط الدخل بينما ٣ هي عدد خطوط الخرج التي ستظهر عليها الشفرة الثنائية للدخل النشط.

الدخل									الخرج		
D7	D6	D5	D4	D3	D2	D1	D0		A2	A1	A0
0	0	0	0	0	0	0	1	0	0	0	0
0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	1	0	0	0	0	1	1	1
0	0	0	1	0	0	0	0	1	0	0	0
0	0	1	0	0	0	0	0	1	0	1	1
0	1	0	0	0	0	0	0	1	1	1	0
1	0	0	0	0	0	0	0	1	1	1	1

جدول ٨-٥ جدول الحقيقة لمشفر ٨ إلى ٣




يمكن بناء المشفر باستخدام بوابات OR وذلك من جدول الحقيقة مباشرة حيث يمكن كتابة الخروج كما يلى:  
 $A_0 = D_1 + D_3 + D_5 + D_7$   
 $A_1 = D_2 + D_3 + D_6 + D_7$   
 $A_2 = D_4 + D_5 + D_6 + D_7$   
وهذه المعادلات يمكن بناؤها كما في شكل (٢٠ - ٥). وفيما يلى بعض شرائح المشفرات الشائعة.


### ١٣-٥ الشريحة 74147 مشفر ١٠ إلى ٤ مع الأولوية

#### 10 to 4 lines priority encoder

هذه الشريحة لها ٩ مداخل كلها منخفضة الفعالية، ولها أيضاً ٤ مخارج كلها منخفضة الفعالية كما في شكل (٢١ - ٥). عند تنشيط أى واحد من خطوط الدخل أى جعله يساوى صفر فإن الشفرة الثنائية العكسية لهذا الدخل ستظهر على خطوط الخرج الأربع. كمثال على ذلك ، عندما  $I_1=0$  فإن الخرج سيكون 1110 وهى الشفرة الثنائية العكسية للرقم العشري واحد. لاحظ أن هناك ٩ مدخل فقط لأن الخرج الأول هو  $I_0$  وهو موجود ضمنياً عندما تكون جميع الدخول غير نشطة أى كلها تساوى واحد فإن ذلك يكافئ الدخل رقم صفر وفي هذه الحالة فإن الشفرة الموجدة على الخرج ستكون 1111 التي هي شفرة الرقم صفر في هذه الحالة. هذه الشريحة بها خاصية الأولوية، بمعنى أنه عند تنشيط أكثر من دخل في نفس الوقت فإن الدخل ذو الأولوية الأعلى هو



الذى ستظهر شفرته على الخرج ، والشريحة مجهزة بالدوائر التى تيسر هذه العملية. الخط I9 له أكبر أولوية يليه الدخل I8 وهكذا إلى أول دخل I0 الذى سيكون له أقل أولوية. طرف القدرة هو الطرف ١٦ والأرضى هو الطرف ٨. شكل (٢٢ - ٥) يبين استخدام المشفر 74147 في عمل لوحة مفاتيح بسيطة مكونة من عشرة مفاتيح، وعند الضغط على أي واحد من المفاتيح فإن المشفر يخرج شفرة رباعية لهذا المفتاح يمكن قراءتها عن طريق المعالج أو عن طريق الحاسوب.




#### **جدول ٥ - جدول الحقيقة للشريحة 74147 . X تعني لا يهم**

## ١٤- الشريحة 74148 مشفر ٨ إلى ٣ مع الأولوية

## Encoder 8 to 3 with priority

الشريحة 74148 لها ٨ مداخل كلها منخفضة الفعالية، تعطى الشفرة المقابلة لأى واحد من هذه المداخل على الثلاثة مخارج A0 و A1 و A2، وهذه المخرج منخفضة الفعالية أيضا كما في شكل (٥-٢٣). الشريحة بها خاصية الأولوية حيث الدخل الأخير يملك أعلى أولوية والدخل الأول له أقل أولوية. الشريحة لها خط تنشيط EI حينما يكون فعالا (0) فإن كل خروج الشريحة تكون غير فعالة (1). طرف تنشيط الخرج EO يكون فعال (0) حينما تكون كل المداخل غير فعاله (1)، بينما الطرف Group فيكون فعالا (0) إذا كان أى واحد من المداخل فعال (0). تستخدم هذه الخطوط في الحفاظ على خاصية الأولوية عند توصيل أكثر من شريحة للحصول على مشفرات أكبر. جدول الحقيقة لهذه الشريحة مبين في جدول ١٠-٥.




الدخل										الخرج				
$\bar{E1}$	$\bar{0}$	$\bar{1}$	$\bar{2}$	$\bar{3}$	$\bar{4}$	$\bar{5}$	$\bar{6}$	$\bar{7}$	$\bar{G_s}$	$\bar{A2}$	$\bar{A1}$	$\bar{A0}$	$\bar{E0}$	
H	X	X	X	X	X	X	X	X	H	H	H	H	H	H
L	H	H	H	H	H	H	H	H	H	H	H	H	H	L
L	X	X	X	X	X	X	X	L	L	L	L	L	L	H
L	X	X	X	X	X	X	L	H	L	L	L	L	H	H
L	X	X	X	X	X	L	H	H	L	L	H	L	H	H
L	X	X	X	L	H	H	H	H	L	H	L	L	H	H
L	X	X	L	H	H	H	H	H	L	H	L	H	L	H
L	X	L	H	H	H	H	H	H	L	H	H	L	H	H
L	L	H	H	H	H	H	H	H	L	H	H	H	H	H

جدول ١٥-٥ جدول الحقيقة للشريحة 74148

### ١٥-٥ منتقى البيانات Multiplexers/Data selector

منتقى البيانات MUX هو دائرة تنتقى واحد من المدخلات المتعددة وتوجه البيانات الموجودة عليه إلى خرج الدائرة الوحيد. عملية اختيار أحد المدخلات يتم عن طريق استخدام خطوط اختيار select lines. إذا كان عدد خطوط الاختيار هو  $n$  فإن خطوط الدخل يكون عددها هو  $2^n$ . شكل (٥ - ٢٤) يبين الرسم الصنادوقى والتركيب الداخلى لمنتقى واحد من أربعة. هذا المنتقى يختار




واحد من الأربع مدخلات D0 إلى D3 ويرسل البيانات الموجودة عليه إلى الخرج. تتم عملية اختيار أحد المدخلات باستخدام خطى الاختيار S0 و S1.


يمكن استخدام أكثر من منتدى بامكانيات أقل للحصول على منتدى بامكانيات أعلى. فمثلا يمكن الحصول على منتدى واحد من ثمانية باستخدام 2 منتدى كل منهما واحد من أربعة كما في شكل (٢٥-٥). الشرط هو أن يكون كل من المنتقين له طرف تشغيل Enable، En حيث يدخل خرج كل من المنتقين على بوابة OR كما في الشكل. لاحظ من هذا الشكل أنه عندما يكون

$S2=0$  فإن المنتدى الأيسر ينشط

والثانى يكون خاماً وعلى ذلك فإن الخرج سيكون واحداً من الإشارات الداخلة على هذا المنتدى. عندما يكون  $S2=1$  ينشط المنتدى الأيمن ويُخدم الأيسر ويكون الحاج مساوياً لأحد مدخلات المنتدى الأيمن. لاحظ استخدام بوابة OR لتعمير خرج المنتدى الأول أو الثانى.



شكل (٢٥-٥) الحصول على منتدى  $1/8$  من منتدى  $1/4$



شكل (٢٦-٥) منتدى  $2$  بت  $1/4$

كل منها مكون من 2 بت وتُمْرِيَه إلى الخرج المكون من 2 بت أيضاً. يتم ذلك بالاستغناء عن البوابة OR وجعل كل من المنتقين نشط في نفس الوقت بحيث يختار المنتدى الأيمن البت الأول من الرقم ويختار المنتدى الأيسر البت الثانية من نفس الرقم كما في شكل (٢٦-٥). بنفس الطريقة يمكن التعامل مع منتديات 3 و 4 وأى عدد من البتات.

يعتبر المنتدى دائرة عامة universal circuit معنى أنه يمكن استtraction الكثير من الدوائر الأخرى من هذه الدائرة. سنرى الآن كيفية استtraction بوابات AND و OR و NOT و XOR من دائرة المنتدى. كمثال على ذلك سنكتب المعادلة المنطقية لخرج المنتدى  $1/4$  كما يلى :

$$Y = \overline{S0} \overline{S1} D0 + S0 \overline{S1} D1 + \overline{S0} S1 D2 + S0 S1 D3$$

من هذه المعادلة إذا وضعنا  $D_0=D_1=D_2=0$  و  $D_3=1$  ، فإن الخرج سيكون:


$$Y = S_0 S_1$$

وهذا يمثل عملية AND على الإشارتين  $S_0$  و  $S_1$ . بوضع  $D_1=D_2=D_3=0$  و  $D_0=1$  ، فإن الخرج سيكون:

$$Y = S_0 \overline{S_1} + \overline{S_0} S_1 + S_0 S_1$$

$$= S_0 + S_1$$

وهذا يمثل عملية OR على الإشارتين  $S_0$  و  $S_1$ .



بوضع  $D_1=D_2=D_3=0$  و  $D_0=D_2=1$  ، فإن الخرج سيكون :

$$Y = \overline{S_0} \overline{S_1} + S_0 \overline{S_1}$$

$$= \overline{S_1}$$

وهذا يمثل عملية عكس للإشارة  $S_1$ . بنفس الطريقة يمكن عكس الإشارة  $S_0$  أيضا.

بوضع  $D_1=D_2=1$  و  $D_0=D_3=0$  فإن الخرج سيكون:

$$Y = \overline{S_0} S_1 + S_0 \overline{S_1}$$


وهذا يمثل بوابة XOR. بنفس الطريقة يمكن الحصول على باقي البوابات. هذه ميزة مهمة في المتنقى حيث يمكن بذلك استخدامه كعنصر أساسى في الكثير من الدوائر المنطقية. سنبدأ الآن في تقديم بعض شرائح المتنقى الشائعة.

## ١٦-٥ الشريحة 74150 متنقى ١٦

هذا المتنقى له ١٦ دخل  $E_{15}$  إلى  $E_0$  وأربع خطوط اختيار هى  $A$  و  $B$  و  $C$  و  $D$  وخرج واحد هو  $W$  وهو منخفض الفعالية، معنى أن البيانات عليه تكون عكس البيانات الموجودة على الخط المختار كما في شكل (٢٧-٥). الشريحة لها أيضا خط تنشيط  $\overline{G}$  منخفض الفعالة لا تعمل إلا إذا كان هذا الخط نشط (0)، وعندما يكون هذا الخط واحد فإن الخرج يكون واحد مهما كانت الإشارة الموجودة على خطوط الدخل أو خطوط الاختيار. زمن التأخير للشريحة هو ١٧ نانو ثانية وتيار القدرة هو ٤ مللي أمبير. الطرف ٢٤ هو طرف القدرة والطرف ١٢ هو الأرضي.

## ١٧-٥ الشريحة 74151 منتقى ١/٨

الشريحة 74151 بكل إصداراتها عبارة عن منتقى ١/٨ له ٨ مداخل D0 إلى D7 وثلاث خطوط اختيار هي A و B و C، وخط




شكل (٢٨ - ٥) الرسم الوظيفي للشريحة 74151

تنشيط واحد G منخفض الفعالية، وخرجان أحدهما منخفض الفعالية W والآخر عالي الفعالية Y كما في شكل (٢٨ - ٥). عندما يكون خط التنشيط غير فعال (١) فإن  $Y=0$  و  $W=1$  أي أن كل منها يكون غير فعال مهما كان الدخل. الشريحة 74151 لها زمن تأخير مقداره ١٨ نانوثانية وتيار قدرة مقداره ٢٩ مللي أمبير. الشريحة 74LS151 لها زمن تأخير مقداره ١٢ نانوثانية وتيار قدرة مقداره ٦ مللي أمبير. الشريحة 74S151 لها زمن تأخير مقداره ٩ نانوثانية وتيار قدره مقداره ٤ مللي أمبير. كعادة معظم شرائح TTL فإن الطرف ٨ هو الأرضي GND والطرف ١٦ هو VCC.


## ١٨-٥ الشريحة 74153 ، ٢ منتقى ١/٤

هذه الشريحة تحتوى ٢ منتقى كل منها ١/٤ الأول خرجه هو Y ومدخله هو 1C0 إلى 1C3 وله خط تنشيط 1G منخفض الفعالية. المتقى الثاني خرجه هو 2Y ومدخله هو 2C0 إلى 2C3 وله خط تنشيط 2G منخفض الفعالية. خطوط الاختيار لكل من المتقنين هما A و B. شكل (٢٩ - ٥) يبين الرسم الوظيفي لهذه الشريحة. يمكن تنشيط كل من المتقنين في نفس الوقت 1G=2G=0 وفي هذه الحالة يمكن اعتبار الخرج مكونا من ٢ بت وفي هذه الحالة تعتبر المدخل كما لو كانت ٤ مداخل كل منهم ٢ بت، الدخل الأول هو 1C0 و 2C0 والدخل الثاني هو 1C1 و 2C1 وهكذا. الطرف ٨ هو الأرضي والطرف ١٦ هو VCC. الشريحة 74153 لها زمن تأخير مقداره ١٨ نانوثانية وتيار قدره ٣٦ مللي أمبير. الشريحة 74LS153 لها زمن تأخير مقداره ١٨ نانوثانية وتيار قدره ٦ مللي أمبير. أما الشريحة 74S153 فلها زمن تأخير مقداره ٩ نانوثانية وتيار قدرة مقداره ٤ مللي أمبير.



شكل (٢٩ - ٥) الرسم الوظيفي للشريحة 74153

## ١٩-٥ الشرائج 74157 و 74158 أربعة منتقى ١/٢



الدخل			الخرج
A2	A1	A0	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

جدول ١١-٥ جدول الحقيقة  
لداة المثال ١-٥

تحتوي الشريحة 74157 كما في شكل (٣٠-٥) على ٤ منتقى كل منها ١/٢، الأول دخله هو 1A و 1B و خرجه هو 1Y، والثاني دخله هو 2A و 2B و خرجه هو 2Y، والثالث دخله هو 3A و 3B و خرجه هو 3Y، وأما المتنقى الرابع فدخله هو 4A و 4B و خرجه هو 4Y. جميع المتنقى لها خط اختيار واحد A/B عندما يكون صفر يتم اختيار الدخل A من كل المتنقى الأربع وعندما يكون واحد يتم اختيار الدخل B. الشريحة لها خط تشيشط  $\bar{G}$  منخفض الفعالية، وجميع المخروجات عالية الفعالية. الشريحة 74158 مثل الشريحة 74157 تماما فيما عدا أن مخارجها منخفضة الفعالية وهذا هو الفرق الوحيد بين الشريحتين. الطرف ٨ هو الأرضي والطرف ١٦ هو V<sub>CC</sub> في الشريحتين.

من مميزات المتنقى كما رأينا سابقا أنه يمكن استخدامه في بناء أي دالة منطقية تواافقية يكون عدد متغيراتها مساوى أو أقل من خطوط اختيار هذا المتنقى. ولقد رأينا كيفية بناء البوابات AND و OR وغيرها وسنرى الآن كيفية بناء بعض الدوال الأكثر تعقيدا من خلال المثال التالي:


## مثال ١-٥

مطلوب استخدام الشريحة 74151 في بناء الدالة المنطقية التي تحقق جدول الحقيقة الموضح في جدول ١١-٥.

لعمل ذلك نقوم بتوصيل متغيرات الدالة A0 و A1 و A2 على خطوط المتنقى، وأما خرج المتنقى فسيكون هو خرج الدالة كما في الشكل التالي. معادلة خرج المتنقى يمكن كتابتها كما يلى:

$Y = \overline{ABCD}0 + \overline{ABCD}1 + \overline{ABCD}2 + \overline{ABCD}3 + \overline{ABCD}4 + \overline{ABCD}5 + \overline{ABCD}6 + \overline{ABCD}7$

يوضع 0 على خطوط الدالة A0 و A1 و A2 كما في الشكل فإن الخرج Y سيمثل الدالة الموجودة في جدول الحقيقة. لا ننسى وضع 0 على خط تنشيط الشرححة  $\bar{G}$ .



## ٢٠-٥ الشريحة 74251 متنقى بيانات

### ١/٨ بخرج ثلاثي المنطق


#### 8 input Multiplexers (3 state output)

هذه الشرححة تكافئ نظيرتها الشرححة 74151 من حيث الأداء الوظيفي فلها 8 مدخلات D0 إلى D7 يتم اختيار واحد منهم وإرسال ما عليه من بيانات إلى أحد الخرجين Y و W، المخرج الأول Y يخرج البيانات كما هي، والمخرج الآخر W يعكس البيانات قبل إخراجها، ويتم اختيار الخرج عن طريق 3 خطوط اختيار A و B و C.

الجديد في هذه الشرححة أن الخرج ثلاثي المنطق ، معنى أنه

عندما يكون طرف التنشيط  $\bar{G}$  المنخفض الفعال ، أي واحد ، فإن كل من الخرجين يكون في الحالة الثالثة وهي حالة المقاومة العالية high impedance. الطرف ٦ هو طرف القدرة والطرف ٨ هو الأرضى.

شكل (٣٢ - ٥) يبين الرسم الوظيفي لهذه الشرححة.



الدخل												الخرج	
<b>G</b>	<b>C</b>	<b>B</b>	<b>A</b>	<b>D0</b>	<b>D1</b>	<b>D2</b>	<b>D3</b>	<b>D4</b>	<b>D5</b>	<b>D6</b>	<b>D7</b>	<b>W</b>	<b>Y</b>
H	X	X	X	X	X	X	X	X	X	X	X	Z	Z
L	L	L	L	L	X	X	X	X	X	X	X	H	L
L	L	L	L	H	X	X	X	X	X	X	X	L	H
L	L	L	H	X	L	X	X	X	X	X	X	H	L
L	L	L	H	X	H	X	X	X	X	X	X	L	H
L	L	H	L	X	X	L	X	X	X	X	X	H	L
L	L	H	L	X	X	H	X	X	X	X	X	L	H
L	L	H	H	X	X	X	H	X	X	X	X	H	L
L	H	L	L	X	X	X	X	L	X	X	X	H	L
L	H	L	L	X	X	X	X	H	X	X	X	L	H
L	H	L	H	X	X	X	X	X	L	X	X	H	L
L	H	L	H	X	X	X	X	H	X	X	X	L	H
L	H	H	L	X	X	X	X	X	X	L	X	H	L
L	H	H	L	X	X	X	X	X	X	H	X	L	H
L	H	H	H	X	X	X	X	X	X	X	X	L	H
L	H	H	H	X	X	X	X	X	X	X	X	H	L
L	H	H	H	X	X	X	X	X	X	X	X	L	H
L	H	H	H	X	X	X	X	X	X	X	X	H	L
L	H	H	H	X	X	X	X	X	X	X	X	L	H

**جدول ١٢-٥ جدول الحقيقة للشريحة 74251**


تعنى مقاومة عالية Z

**٢١-٥ الشريحة 74253 ، ٢ منتقى بيانات ١/٤ بخرج ثلاثي المنطق****Dual 4 input multiplexers (3 state output)**

هذا المتنقى يشبه تماماً نظيره 74153 سوى أن المخرجين Y1 و Y2 في هذه الشريحة كل منهما ثلاثي المنطق. بمعنى أن الخرج يكون مقاومة عالية high impedance عندما يكون خط التنشيط G1 أو G2 غير فعال. راجع شرح الشريحة 74153. الشريحة 16 طرف، الطرف 8 هو الأرضي والطرف 16 هو VCC. شكل (٥-٣٣) يبين الرسم الوظيفي لهذه الشريحة.

**٢٢-٥ الشريحة 74S258 ، ٤ منتقى بيانات ١/٢ بخرج ثلاثي المنطق****Quad 2 input multiplexers (3 state output)**

هذه الشريحة كما في شكل (٥-٣٤) تشبه نظيرتها 74158 تماماً سوى أن المخارج للمنتقىات الأربع ثلاثة المنطق، بمعنى أنه عندما يكون خط التنشيط للشريحة G غير فعال (1) فإن كل المخارج تكون في حالة مقاومة عالية high impedance. راجع شرح الشريحة 74158 لمزيد من المعلومات التفصيلية عن الشريحة. الشريحة 16 طرف، الطرف 8 هو الأرضي، والطرف 16 هو VCC.





## ٢٣-٥ موزع البيانات Demultiplexer/Data distributor

يقوم موزع البيانات بالعملية العكssية لمنتقى البيانات. فإذا كان المنتقى ينتقى أحد المدخل ويرسل البيانات الموجودة عليه إلى الخرج الوحيد، فإن موزع البيانات يأخذ البيانات الموجودة على الدخل الوحيد ويوزعها على واحد من المخارج المتعددة. يتم اختيار هذا المخرج الذى ستخرج عليه البيانات عن طريق خطوط اختيار. إذا كان عدد خطوط الاختيار هو  $n$  فإن عدد المخارج الذى سيتم اختيار أحدها هو  $2^n$ . شكل (٥-٣٥) يبين موزع ٤/٤ له ٤ مخرج D0 و D1 و D2 و D3 ومدخل واحد I. نلاحظ في هذا الشكل أن خط الدخل I موصى إلى جميع بوابات ال AND، ويتم تنشيط بوابة واحدة فقط عن طريق خطوط الاختيار S0 و S1. البوابة النشطة هي فقط التي ستخرج عليها البيانات I كما في الشكل.

بالنظر لشكل (٥-٣٥) يمكننا أن نلاحظ أن موزع البيانات يعتبر محلل شفرة مضافاً إليه خط الدخل I. كذلك يمكن النظر لموزع البيانات على أنه محلل شفرة له خط تنشيط هو الخط I لأنه بوضع  $I=0$  فإن جميع المخارج ستكون غير فعاله أى أصفار. من ذلك نخرج بنتيجة مهمة وهى أن أى محلل شفرة يمكن استخدامه كموزع بيانات إذا كان له خط تنشيط حيث توضع البيانات المراد توزيعها على المخارج المختلفة على خط التنشيط بينما تكون خطوط الدخل محلل الشفرة تمثل خطوط الاختيار للموزع.

شكل (٥-٣٦) يبين استخدام محلل الشفرة 74154 كموزع بيانات حيث تم وضع البيانات المدخلة على أحد خطى التنشيط G1، بينما خط التنشيط الآخر وضع يساوى صفر، أما خطوط الدخل الأربع ف يتم استخدامها كخطوط اختيار بما الخرج




المطلوب. وعلى ذلك فإن أي محلل شفرة به خط تنشيط يمكن استخدامه كموزع بيانات. كل شرائح محللات الشفرة التي سبق شرحها تقريباً يمكن استخدامها كموزع بيانات. من هذه الشرائح ما يلي حيث لن نعيد شرحها مرة ثانية: 74137 و 74138 و 74139 و 74154 و 74155 و 74156 و 74155 و 74156 يمكن مراجعتها للنظر في كيفية استخدامها كموزعات للبيانات.

#### ٤-٥ تمارين



- شكل (٥-١) يحتوى ٥ بوابات AND ، فما هي الشفرة التي توضع على دخل الدائرة لتجعل خرج كل بوابة يساوى واحد على حده؟
- ارسم طريقة تشغيل كل من الشفرات التالية: 0000 و 1100 و 1001 و 1110100 و 11001100 و 101010 مطلوب أن يكون الخرج عالي الفاعلية؟
- أعد التمرين السابق ولكن مع جعل الخرج منخفض الفاعلية؟
- مطلوب التعرف على وجود الشفرات التالية على دخل إحدى الدوائر : 1010, 1100, 0011، 0000. صمم دائرة منطقية بخرج واحد يكون واحد عند وجود أحد هذه الشفرات على الدخل. استخدم أقل عدد من البوابات.
- ارسم شكل الجهد على خرج محلل الشفرة الموجود في شكل (٥-٤) إذا كان شكل الإشارة على المدخل كالموضح في نفس الشكل؟
- ارسم شكل الخرج على مخارج محلل الشفرة 7442 العشرة التي تظهر بالتوافق مع إشارة كالموجودة على المدخل الأربع في شكل (٥-٦)؟
- شكل (٥-٦) يبين الإشارة الموجودة على الأربع مداخل الخاصة بالشريحة 7447 (مغذية المظاهر ذو ٧ قطع). ما هو تتابع الأرقام الناتج عن هذه الإشارات والذي سيظهر على المظاهر؟

- ٨- استخدم ٤ من محلل الشفرات ٣/٨ الذى له طرف تنشيط E، ومحلل شفرة واحد من النوع ٢/٤ للحصول على محلل شفرة ٣٢/٥ . وضح باستخدام الرسم الصندوقي؟



- ٩- أعد السؤال السابع مستخدما شرائح حقيقة؟
- ١٠- ارسم دائرة محلل الشفرات ٢/٤ مرة باستخدام بوابات AND فقط وأخرى باستخدام بوابات NOR فقط؟
- ١١- ارسم الدائرة الكاملة لمشفر ٦/٤ واكتب جدول الحقيقة الخاص به؟
- ١٢- ارسم منتقى بيانات ٦/١ مستخدما اثنين من منتقى البيانات ٨/١ ومنتقى بيانات واحد من النوع ٢/١، ووضح باستخدام الرسم الصندوقي؟
- ١٣- أعد السؤال ١١ مستخدما شرائح حقيقة؟
- ٤- ارسم الدائرة المنطقية لمنتقى بيانات ٤/١ ، واكتب المعادلة المنطقية له ثم ضع جدول الحقيقة له أيضا؟
- ١٥- بين كيف تستخدم منتقى بيانات ٨/١ لبناء المعادلة المنطقية التالية :  

$$Y = \overline{ABC} + A\overline{B}\overline{C} + A\overline{B}C + ABC$$



# الفصل السادس

٦

## دوائر الحساب

Arithmetic Circuits

## ١-٦ مقدمة

تضم دوائر الحساب الكثير من الدوائر المنطقية المختلفة التي تستخدم في إجراء العمليات الحسابية الأساسية. من دوائر الحساب الأساسية الجمع أو الجمع والذى يقوم بإجراء عملية الجمع على رقمين، ومنه سنرى أنه يمكن استخدام هذا الجمع كطارح أيضاً. هناك الكثير من الدوائر التكاملية المستخدمة في هذا المجال وسنقوم بشرحها بالتفصيل. من دوائر الحساب أيضاً، دوائر المقارنة وسنقدم أيضاً شرحاً تفصيلياً للسراجع المستخدمة في ذلك.

## ٢-٦ دوائر الحساب Arithmetic circuits

## ١-٦ مثال

المثال التالي يبين كيفية جمع الرقم  $A=a_3a_2a_1a_0=1101$  مع الرقم  $B=b_3b_2b_1b_0=1011$



الحمل من كل مرحلة  $\leftarrow 1111$

$$A = 1101$$

$$\underline{B = 1011 +}$$


النتيجة  $\leftarrow 11000$

الحمل الأخير



من هذا المثال نرى أن عملية جمع رقمين كل منهم ٤ بت تمت على ٤ مراحل، المرحلة الأولى، تم فيها جمع البت الأول من A وهي  $a_0=1$  مع البت الأول من B وهي  $b_0=1$ ، وكانت نتيجة الجمع هي  $s_0=0$  وهناك حمل من هذه المرحلة وهو  $c_0=1$  سيتم جمعه مع المرحلة الثانية. الدائرة المطلوبة لإجراء هذه العملية سيكون لها دخلان  $a_0$  و  $b_0$  و يخرج منها خرجان هما المجموع  $s_0$  والحمل الذي سيذهب للمرحلة التالية  $c_0$ . هذه الدائرة التي تقوم بجمع ٢ بت هي أبسط دوائر الجمع وتسمى دائرة نصف الجمع HA. شكل (٦ - ١) يبين رسم صندوقياً لدائرة نصف الجمع، وأما الرسم التفصيلي لها فسنراه بعد قليل.

كما نرى من المثال السابق فإن أى مرحلة  $n$  بعد المرحلة الأولى ستقوم بجمع الحمل من المرحلة السابقة  $c_{n-1}$  مع البت رقم  $n$  من  $A$  وهى  $a_n$  مع البت رقم  $n$  من  $B$  وهى  $b_n$  وستكون النتيجة هى  $S_n$  التي تمثل المجموع و  $c_n$  التي تمثل الحمل للمرحلة التالية. أى أن الدائرة التي ستقوم بهذه العملية سيكون لها ٣ دخول  $b_3, a_3, c_2$  و  $b_2, a_2, c_1$  و  $b_1, a_1, c_0$  وسيكون لها خرجان هما  $S_n$  و  $c_n$ . هذه الدائرة تسمى دائرة مجموع كامل Full Adder, FA. شكل (٦ - ٢) يبين رسمًا صنديوقيا للمجموع الكامل وسيتم شرحه بالتفصيل بعد شرح دائرة نصف المجموع.



من ذلك نرى أنه لإتمام عملية جمع رقمين  $A$  مع  $B$  كما في المثال السابق فإنه يلزم عدد واحد نصف مجموع جمع أول ٢ بت ثم عدد ٣ مجموع كامل لجمع الثلاث بنايات التالية. شكل (٦ - ٣) يبين الدائرة الكاملة لجمع الرقمين  $A$  و  $B$  والتي تتكون من نصف مجموع وعدد ٣ مجموع كامل كما ذكرنا وطريقة التوصيل بينها. سنرى فيما يلى طريقة بناء كل من دائرة نصف المجموع ودائرة المجموع الكامل. وسنرى الشرائح الموجودة التي تمثل كل منهما.

### ٦-٣ دائرة نصف المجموع


مهمة نصف المجموع كما رأينا هي جمع رقمين كل منهما يتكون من بت واحدة  $a_0$  و  $b_0$  وبعطي في الخرج ناتج الجمع  $s_0$  وحمل إلى المرحلة التالية  $c_0$ . أنظر إلى جدول الحقيقة لنصف المجموع كما في جدول ٦ - ١ وحاول التتحقق من جميع الحالات الموجودة به. من جدول الحقيقة يمكن كتابة المعادلات المنطقية لخرجيه كما يلى:

$$S_0 = \overline{a_0}b_0 + a_0\overline{b_0} \quad (٦ - ١)$$

$$= a_0 \oplus b_0$$

$$c_0 = a_0b_0 \quad (٦ - ٢)$$

حيث العملية  $\oplus$  تمثل عملية الإكس أور XOR. من المعادلتين (٦ - ١) و (٦ - ٢) يمكن رسم الدائرة المنطقية لنصف المجموع كما في شكل (٦ - ٤). لاحظ أن  $S_0$  يمكن تمثيلها ببوابة إكس أور XOR كما هو موضح في نفس الشكل لأن  $S_0$  تكون واحد إذا كان الدخلين مختلفين وصفر إذا كان الدخلين متشابهين كما في الجدول ٦ - ١ السابق وهذه هي وظيفة البوابة إكس أور XOR. لاحظ أن  $c_0$  عبارة عن بوابة آند AND واحدة لأن  $c_0$  تكون واحد فقط إذا كان كل من الدخلين وحيد.



الدخل		الخرج	
$b_0$	$a_0$	$S_0$	$c_0$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

جدول ١-٦ جدول الحقيقة لنصف المجمع


**٦-٤ دائرة الجمع الكامل**

دائرة الجمع الكامل قادرة على جمع ثلاثة بิตات في الدخل  $c_{n-1}$  و  $a_n$  و  $b_n$  حيث تخرج المجموع  $S_n$  وحمل  $c_n$  للمرحلة التالية. جدول الحقيقة لدائرة الجمع الكامل موضح في جدول ٢-٦، حاول دراسة جميع حالات هذا الجدول. من هذا الجدول يمكن استنتاج المعادلة المنطقية للمجموع  $S_n$  والحمل  $c_n$  كما يلى:



$$\overline{S_n} = a_n \overline{b_n} \overline{c_{n-1}} + \overline{a_n} \overline{b_n} c_{n-1} + \overline{a_n} b_n \overline{c_{n-1}} + a_n b_n c_{n-1} \quad (٣-٦)$$

$$c_n = a_n b_n \overline{c_{n-1}} + a_n \overline{b_n} c_{n-1} + \overline{a_n} b_n c_{n-1} + a_n b_n c_{n-1} \quad (٤-٦)$$

من المعادلتين (٦ - ٣) و (٦ - ٤) يمكن استنتاج الدائرة المنطقية للمجمع الكامل كما في شكل (٦ - ٥).



لقد رأينا في المعادلة (٦-١) أن خرج المجموع  $S_n$  لنصف المجموع هو خرج بوابة إكس أور XOR التي دخلتها هما  $a_0$  و  $b_0$ . الآن بما أن المجموع الكامل له نفس الدخلين بالإضافة إلى الدخل الثالث  $c_{n-1}$  فإن خرج المجموع  $S_n$  للمجموع الكامل يمكن الحصول عليه من بوابتين إكس أور XOR كما في شكل (٦-٦) حيث البوابة الأولى يكون دخلتها هما  $a_n$  و  $b_n$  وخرجها هو  $a_n \oplus b_n$  وأما البوابة الثانية فيكون دخلتها هما خرج البوابة السابقة مع الدخل  $c_{n-1}$ . خرج المجموع  $S_n$  للمجموع الكامل في هذه الحالة يمكن كتابته كما يلى:



$$S_n = (a_n \oplus b_n) \oplus c_{n-1} \quad (٥-٦)$$

بالنظر إلى جدول ٢-٦ وشكل (٦-٦) سنجد أنه يمكننا كتابة خرج الحمل  $C_n$  للمجموع الكامل كما يلى:

$$C_n = a_n b_n + (a_n \oplus b_n)c_{n-1} \quad (٦-٦)$$

حاول التتحقق من هذه المعادلة.

بالنظر إلى شكل (٦-٦) سنجد أنه عبارة عن اثنين نصف مجموع يمكن إعادة رسماهما كما في شكل (٦-٧) الذي يبين كيفية الحصول على مجموع كامل باستخدام اثنين نصف مجموع. لاحظ أن خرج الحمل من كل من نصف المجموعين يدخلان على بوابة أور OR التي يمثل خرجها الحمل  $C_n$  للمجموع الكامل.

## ٥-٦ الطرح الثنائي Binary subtraction

لإجراء عمليات الطرح فإنه يتم عادة تحويل عملية الطرح إلى عملية جمع وبعد ذلك يمكن استخدام المجموع الذي سبق شرحه لإجراء عملية الطرح. لتحويل عملية الطرح إلى عملية جمع انظر إلى المثال التالي:

### مثال ٤-٦

افترض أن لدينا الرقم  $A=1101$ . المعكوس أو المتمم الأحادي ones complement لهذا الرقم هو  $\bar{A}=0010$  ويتم ذلك عن طريق عكس كل واحد إلى صفر وكل صفر إلى واحد في الرقم الأصلي. الآن ماذا يحدث لو جمعنا العدد الأصلي مع متممه الأحادي ثم جمعنا عليهم واحد آخر كما يلى:

$$\begin{array}{r} A=1101 \\ \bar{A}=0010 \\ \hline 1 + \\ \hline 1\ 0000 \\ \text{الحمل} \end{array}$$

النتيجة كما رأينا ستكون دائماً صفر مع حمل واحد، ولذلك فإنه بإهمال هذا الحمل يمكننا كتابة المعادلة التالية:

$$A + \bar{A} + 1 = 0 \quad (7-6)$$


من هذه المعادلة يمكن كتابة الرقم  $A$  - كما يلى:

$$-A = \bar{A} + 1 \quad (8-6)$$


وعلى ذلك يمكننا أن نرى من المعادلة (8-6) أن أي عملية طرح يمكن تحويلها إلى عملية جمع عن طريق استبدال المطروح بمتتمه الثنائي ( $(\text{المتم الأحادي} + 1)$ ). كمثال على ذلك انظر إلى عمليات الطرح التالية وكيف حولناها إلى عمليات جمع:

$$A - B = A + \bar{B} + 1 \quad (9-6)$$

$$B - C = B + \bar{C} + 1 \quad (10-6)$$



شكل (٦-٨) مجمع/طراح ذو ٤ بتات



شكل (٦-٩) الرسم الوظيفي للشريحة 7483


بذلك نستطيع القول أنه يمكننا استخدام دائرة المجمع التي سبق شرحها في تنفيذ عمليات الطرح بعد إجراء بعض التعديلات الطفيفة عليها. شكل (٦-٨) يبين دائرة مجمع ذو ٤ بت يمكن استخدامها لإجراء عمليات الجمع أو الطرح على الدخلين  $A$  و  $B$  اللذان يتكون كل منهما من ٤ بتات عن طريق ٣ خطوط تحكم  $S_0$  و  $S_1$  و  $S_2$ . كما نعلم فإنه من خواص البوابة إكس أور XOR أن لها دخالان، عندما يكون أحدهما يساوى واحد فإن الخرج يساوى عك司 الدخل الآخر، بينما إذا كان أحد الدخلين يساوى صفر فإن الخرج يساوى الدخل الآخر. وعلى ذلك فالخط  $S_1$  في شكل (٦-٨) يمثل خط تحكم يسمح إما بعبور المتغير  $A$  كما هو إذا كان  $S_1=0$ ، أو أن المتغير  $A$  سيعبر عكوسا إذا كانت  $S_1=1$ . بنفس الطريقة يستخدم الخط  $S_2$  لعبور المتغير  $B$  كما هو ( $S_2=0$ ) أو عكوسا ( $S_2=1$ ). المجمع في نفس الشكل يجمع الدخل من  $A$  مع الدخل من  $B$  مع  $S_0$  التي تكون إما واحد أو صفر. فمثلاً عندما  $S_2=S_1=S_0=0$  فإن  $S_2=S_1=S_0=0$  المجمع في هذه الحالة سيجمع الدخلين  $A+\bar{B}+1$ . بينما إذا كانت  $S_1=1$  و  $S_2=S_0=0$  فإن المجمع في هذه الحالة سيجمع

معكوسا إذا كانت  $S_1=1$ . بنفس الطريقة يستخدم الخط  $S_2$  لعبور المتغير  $B$  كما هو ( $S_2=0$ ) أو عكوسا ( $S_2=1$ ). المجمع في نفس الشكل يجمع الدخل من  $A$  مع الدخل من  $B$  مع  $S_0$  التي تكون إما واحد أو صفر. فمثلاً عندما  $S_2=S_1=S_0=0$  فإن  $S_2=S_1=S_0=0$  المجمع في هذه الحالة سيجمع الدخلين  $A+\bar{B}+1$ . بينما إذا كانت  $S_1=1$  و  $S_2=S_0=0$  فإن المجمع في هذه الحالة سيجمع

والتي تكفي كما ذكرنا سابقا A-B. بنفس الطريقة يمكن إجراء كل عمليات الجمع أو الطرح على الدخلين A و B باستخدام خطوط التحكم  $S_0$  و  $S_1$  و  $S_2$ ، وهذه هي الطريقة التي تعمل بها شرائح وحدات الحساب التي سترها بعد قليل.

## ٦-٦ الشريحة 7483 مجمع ذو ٤ بิตات

### 4 bit Parallel Adder




هذه الشريحة تجمع رقمان كل منهما ٤ بت، A و B مع الحمل القادم من أى مرحلة سابقة  $C_0$  ، وتعطى ناتج الجمع ٤ بิตات وهو  $S_1, S_2, S_3, S_4$  والحمل النهائي وهو  $Cout$ . شكل (٦ - ٩) يبين الرسم الوظيفي لها. طرف القدرة هو الطرف ٥ والأرضى على الطرف ١٢ حيث الشريحة مكونة من ١٦ طفلا.

## ٧-٦ الشريحة 74LS283 مجمع ذو ٤ بิตات

### 4 bit Parallel Adder

هذه الشريحة لها نفس وظيفة الشريحة 7483 ولكنها ليست متطابقة معها في الأطراف، فنجد مثلاً أن الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضى وهذا هو الشكل القياسي تقريباً لشريحة العائلة TTL وهذا لم يكن محققاً في الشريحة السابقة. شكل (٦ - ١٠) يبين الرسم الوظيفي لهذه الشريحة.


يمكن استخدام أكثر من شريحة للحصول على مجموع لعدد أكبر من البิตات. شكل (٦ - ١١) يبين استخدام شريحتين 7483 للحصول على مجموع ٨ بت، أى مجموع يجمع رقمان كل منهما ٨ بت. يمكن تكرار ذلك لجمع أى عدد من البิตات.



## ٨-٦ مجمع الحمل التموجي و مجمع الحمل الأمامي

### Ripple Carry Adder and Look Ahead Carry adder

المجمع الذى شرحناه سابقا نقول عنه أنه مجمع متوازى parallel، يعنى أن بتات الرقم الأول تجمع على التوازى مع بتات الرقم الثانى كما رأينا. هذه المجموعات يمكن تقسيمها إلى نوعين من حيث طريقة تعاملها مع الحمل carry. النوع الأول وهو ما يسمى المجموعات ذات الحمل التموجي ripple carry وفيها ينتشر الحمل من مرحلة إلى أخرى حتى نصل إلى المرحلة الأخيرة من المجمع بحيث أن كل مرحلة لابد أن تنتظر المرحلة السابقة لها حتى تتم عملية الجمع حتى يمكنها استخدام الحمل الناتج من هذه المرحلة. شكل (٦-٣) يبين مثل هذا النوع من المجموعات وقد سبق شرحه. نلاحظ من هذا الشكل أن المرحلة  $n$  التي تجمع  $a_n$  مع  $b_n$  لابد أن تنتظر المرحلة السابقة لها وهي المرحلة  $n-1$  حتى تتم عملية جمع  $c_{n-1}$  مع  $a_{n-1}$  لتنتج  $c_n$  وهو الحمل الذى ستستخدمه المرحلة  $n$ . لذلك فإن هذا النوع من المجموعات يكون بطبيعة لأنه علينا الانتظار حتى يتم انتشار propagation للحمل  $c_0$  وهو الحمل لأول مرحلة إلى آخر مرحلة. فإذا كان زمن الانتشار لمرحلة واحدة هو  $T$  فإن زمن الانتشار الكلى (زمن التأخير) للمجمع كله سيكون  $nT$  حيث  $n$  هي عدد مراحل هذا المجمع.



النوع الثاني من المجموعات المتوازية هي المجموعات ذات الحمل الأمامي look ahead adders. في هذا النوع تم إسراع عملية الجمع بدرجة كبيرة عن طريق الاستغناء عن طريقة انتشار الحمل خلال مراحل المجمع كما سبق. كما نعلم فإن المجمع الكامل كأول مرحلة تجتمع يكون له ثلاث دخول هى  $a_1$  و  $b_1$  و  $c_0$  كما رأينا عند شرح المجمع الكامل. هذه المجمع الكامل يعطى حلا  $Cout$  في أحد الحالتين التاليتين أو كليهما: الحالة الأولى هي عندما يكون كل من الدخلين  $a_1$  و  $b_1$  يساوى واحد، وهذا ما نسميه بالحمل المترافق generated carry حيث أنه يتولد من دخل نفس المرحلة. هذا الحمل يمكن كتابته في معادلة كما يلى:

$$Cg1 = a_1 b_1 \quad (١١-٦)$$

الحالة الثانية التي يمكن أن نحصل فيها على حمل من المجمع الكامل هي عندما يكون الحمل من المرحلة السابقة  $c_1$  يساوى واحد، وأى واحد من الدخلين  $a_1$  أو  $b_1$  أو كليهما يساوى واحد. هذا الحمل يسمى الحمل الانتشاري propagated carry ويعطى بالعلاقة التالية:

$$Cp1 = (a_1 + b_1)c_0 \quad (١٢-٦)$$

من المعادلتين السابقتين يمكن كتابة الحمل الناتج من المرحلة الأولى كما يلى:

$$Cout1 = Cg + Cp$$

$$Cout1 = a_1 b_1 + (a_1 + b_1)c_0 \quad (١٣-٦)$$

شكل (٦-٦) يبين طريقة الحصول على الحمل من المجمع الكامل Cout1 كأول مرحلة. الحمل Cout1 سيكون حلا للمرحلة الثانية. في هذه الحالة يمكن كتابة الحمل النهائي للمرحلة الثانية كما يلى:

$$\begin{aligned} \text{Cout2} &= \text{Cg2} + \text{Cp2} \\ &= a_2 b_2 + (a_2 + b_2) \text{Cout1} \end{aligned}$$

وهذه يمكن كتابتها كما يلى:


$$\text{Cout2} = a_2 b_2 + (a_2 + b_2) \{a_1 b_1 + (a_1 + b_1) c_0\} \quad (14-6)$$

بنفس الطريقة يمكن كتابة الحمل النهائي بعد إضافة مرحلة ثالثة كما يلى:

$$\text{Cout3} = \text{Cg3} + \text{Cp3}$$

$$= a_3 b_3 + (a_3 + b_3) \text{Cout2} \quad (15-6)$$

حيث  $\text{Cout2}$  يمكن التعويض عنها من المعادلة (14-6). من المعادلين (14-6) و (15-6) نرى أنه لكي نحصل على الحمل النهائي في أي مرحلة من مراحل الجمع فإنه ليس علينا أن ننتظر حتى يتم حساب الحمل في المراحل السابقة، ولكن الحمل عند أي مرحلة يعتمد فقط على الدخول، أي الرقمين المطلوب جمعهما A و B. بهذه الطريقة فإن زمن التأخير الناتج عن انتشار الحمل خلال مراحل الجمع كما في الطريقة السابقة يقل بدرجة كبيرة. شكل (13-6) يبين مجموع 3 بت مع الحمل الأمامي. نلاحظ من هذا الشكل أنه بمجرد وضع الرقمين A و B وحمل المرحلة الأولى  $c_0$  فإن جميع الأحمال الأخرى تتحدد فورا دون انتظار لإنتمام عملية الجمع في المراحل السابقة.





الشريحتان 7483 و 74283 كل منهما عبارة عن مجموع 4 بت مع الحمل الأمامي وهذا يميزهما بالسرعة كما رأينا. لاحظ أنه عند توصيل أكثر من شريحة للحصول على مجموع لأكثر من 4 بت فإن توصيل الحمل من شريحة سابقة لشريحة تالية تعتبر عملية حمل انتشاري لأن الشريحة التالية لن تحصل على الحمل إلا بعد إتمام عملية الجمع في المرحلة السابقة.


## ٩-٦ دوائر المقارنة Comparators

مطلوب من دائرة المقارنة أن تقارن دخلين A و B وتعطى قرارا، هل الدخلين متساوين؟ وإذا لم يكونا متساوين فأيهما أكبر من الآخر؟ إذن تتوقع أن مثل هذه الدائرة سيكون لها ثلاثة خروج، أحدهم يكون نشطا إذا كان  $A=B$ ، والثانى يكون نشطا إذا كان  $A>B$ . أما الخرج الثالث فيكون نشطا إذا كان  $A<B$ .


بواية الإكس أور XOR كما نعلم من جدول الحقيقة الخاص بها تقوم بجزء من هذه المقارنة حيث أن خرجها يكون صفرًا إذا تساوى دخليها، ويكون واحد إذا اختلف الدخلان. عيب استخدامها كمقارن أنها لا تحدد أي الدخلين أكبر من الآخر إذا لم يكونا متساوين ، كما أنها تقارن دخلين كل منها بت واحدة فقط. شكل (٦ - ١٤) يبين بوابة الإكس أور XOR وجدول الحقيقة الخاص بها.



يمكن استخدام أكثر من بوابة XOR لمقارنة رقمين كل منها أكثر من بت واحدة. شكل (٦ - ١٥) يبين دائرة مقارنة لرقمين كل منها مكون من ٢ بت. كما نرى من هذا الشكل فإن البوابة G1 تقارن الخانتين ذات القيمة الصغرى، A0 و B0، والبوابة G2 تقارن الخانتين التاليتين A1 و B1. كل من البوابتين تعطى صفر في حالة التساوي ولذلك تم عكس خرج البوابتين وإدخالهما على بوابة AND التي تعطى واحد في حالة تساوى الرقمان. بنفس الطريقة يمكن تطوير الدائرة في شكل (٦ - ١٥) لتقارن رقمين كل منها يحتوى على عدد من البتات. هذه الدائرة ما زالت تقوم بعملية مقارنة محدودة حيث أنها تعطى واحد في حالة تساوى الرقمان ولكنها لا تقرر أي الدخلين أكبر أو أصغر من الدخل الآخر.



- شكل (٦ - ٦) يبين دائرة منطقية لها ثلاثة خروج تمثل كل حالات المقارنة التالية:
- عندما يتساوى الدخلين  $A_3=B_3$  و  $A_2=B_2$  و  $A_1=B_1$  و  $A_0=B_0$ ، في هذه الحالة فإن كل من الأربع بوابات XOR المعكوس خرج كل منها تعطى واحد، والأربع وحاید الداخلة على البوابة AND تعطى واحد نتيجة ذلك، وبذلك يكون الخرج  $A=B$  يساوى واحد دلالة على أن الدخلين متساوين. في هذه الأثناء يكون خرج كل بوبات ال AND المؤدية إلى الخرج  $A>B$  تساوى صفر لأن الدخلين لكل بوابة يكونان متساوين، وحيث أن الدخل  $B$  في هذه الحالة معكوس فإن الدخلين للبوابة سيكون كل منهما عكس الآخر وبالتالي فإن كل بوبات ال AND ستعطى أصفارا على خرجها وبالتالي فإن الخرج  $A>B$  سيكون صفرًا في هذه الحالة. بنفس المنطق سنجد أن الخرج  $A<B$  سيعطى صفرًا هو الآخر في هذه الأثناء.
  - في حالة عدم تساوى الرقمين تبدأ المقارنة من آخر بت، أى مقارنة البت  $A_3$  مع البت  $B_3$ . فإذا كان  $A_3=1$  و  $B_3=0$  فإنه في هذه الحالة سيكون خرج الآند AND المتصلة بالدخلين  $A_3$  و  $\overline{B_3}$  واحد وبالتالي فإن الخرج سيكون واحد هو الآخر. في هذه الأثناء سيكون الخرج  $A=B$  يساوى صفر والخرج  $A>B$  هو الآخر يساوى صفر. أما إذا كان  $A_3=0$  و  $B_3=1$  فإنه في هذه الحالة سيكون الخرج  $A>B$  يساوى واحد والخروج الأخرى أصفارا. تتبع ذلك من على الدائرة في شكل (٦ - ٦).
  - إذا كان  $A_3=B_3$  فإن ال AND المتصلة بهم تعطى صفرًا، ويتم النظر في حالة البتات  $A_2$  و  $B_2$ . فإذا كان  $A_2>B_2$  فإن ال AND التي دخلتها  $A_2$  و  $\overline{B_2}$  تعطى واحد ويكون الخرج  $A>B$  في هذه الحالة يساوى واحد. لاحظ أن الدخل الثالث لهذا الآند AND يساوى واحد من خرج الإكس أور XOR التي دخلتها  $A_3$  و  $B_3$ . بنفس الطريقة سيكون الخرج  $A>B$  يساوى واحد إذا كان  $A_2=1$  و  $B_2=0$ .
  - بنفس الطريقة يمكن تتبع هذه الخروج في حالة تساوى  $A_3$  و  $B_3$  وتساوي  $A_2$  و  $B_2$  في هذه الحالة ننظر إلى  $A_1$  و  $B_1$  وعلى ضوء أيهما أكبر سيكون أحد الخرجين  $A>B$  أو  $A<B$  يساوى واحد.
  - في حالة تساوى  $A_1$  و  $B_1$  أيضا يتم النظر في  $A_0$  و  $B_0$  وبناء عليهما يتقرر أي الدخلين أكبر، فإذا تساواه، فإن الدخلين يتساويايان في هذه الحالة ونعود إلى أن الخرج  $A=B$  سيعطى واحد وباقى الخروج أصفارا. تتبع كل هذه الحالات بتأنى على الدائرة الموضحة في شكل (٦ - ٦).



شكل (٦ - ٦) الرسم الوظيفي  
للشريحة 7485

## ١٠-٦ الشريحة 7485 مقارن ذو ٤ بتات

الشريحة 7485 عبارة عن مقارن ذو ٤ بتات حيث يمكن استخدام أكثر من شريحة مقارنة الأرقام التي تتكون من أكثر من ٤ بتات. الشريحة تقارن الدخل  $A(A_3,A_2,A_1,A_0)$  مع الدخل  $B(B_3,B_2,B_1,B_0)$  وإذا تساوى الدخلان فإن الخرج  $A=B$  يساوى واحد إذا كان الطرف ٣ للشريحة يساوى واحد. الخرجان  $A>B$  و  $A<B$  يكونان صفرتين في هذه الحالة. بنفس الطريقة إذا كان الدخل  $A$  أكبر من الدخل  $B$  مهما كانت الإشارة على الأطراف ٢ و ٣ و ٤ فإن الخرج  $A>B$  يكون واحد. أما إذا كان الدخل  $A$  أقل من الدخل  $B$  مهما كانت الإشارة على الأطراف ٢ و ٣ و ٤ أيضا فإن الخرج  $A>B$  يكون واحد في هذه الحالة. جدول ٦ - ٣ يبين جدول الحقيقة لهذه الشريحة. الحرف


X في هذا الجدول يعني "لا يهم" أو Do not care وهذا يعني أن هذا الطرف يكون واحد أو صفر، لا يهم. شكل (٦-٦) يبين الرسم الوظيفي لهذه الشريحة. الطرف ٦ هو طرف القدرة والطرف ٨ هو الأرضى للشريحة. شكل (٦-٧) يبين استخدام شريحتين 7485 لمقارنة رقمين كل منهما ٨ بت.

الدخول المطلوب مقارنتها				نتيجة المقارنة السابقة			الخرج		
A3,B3	A2,B2	A1,B1	A0,B0	iA>B	iA=B	iA<B	A>B	A<B	A=B
A3>B3	X	X	X	X	X	X	H	L	L
A3<B3	X	X	X	X	X	X	L	H	L
A3=B3	A2>B2	X	X	X	X	X	H	L	L
A3=B3	A2<B2	X	X	X	X	X	L	H	L
A3=B3	A2=B2	A1>B1	X	X	X	X	H	L	L
A3=B3	A2=B2	A1<B1	X	X	X	X	L	H	L
A3=B3	A2=B2	A1=B1	A0>B0	X	X	X	H	L	L
A3=B3	A2=B2	A1=B1	A0<B0	X	X	X	L	H	L
A3=B3	A2=B2	A1=B1	A0=B0	H	L	L	H	L	L
A3=B3	A2=B2	A1=B1	A0=B0	L	H	L	L	H	L
A3=B3	A2=B2	A1=B1	A0=B0	L	L	H	L	L	H
A3=B3	A2=B2	A1=B1	A0=B0	X	X	H	L	L	H
A3=B3	A2=B2	A1=B1	A0=B0	H	H	L	L	L	L
A3=B3	A2=B2	A1=B1	A0=B0	L	L	L	H	H	L



جدول ٣-٦ جدول الحقيقة للشريحة 7485

## ١١-٦ الشائع 74LS682 و 74LS684 و 74LS688

مقارن ذو ٨ برات





هذه الشرائج تقارن رقمين كل منهما ٨ بت. كل هذه الشرائج تعطى الخرج  $A=B$  في حالة تساوى الدخلين. الشريحتين 74LS682 و 74LS684 تعطى الخرج  $A>B$  بجانب الخرج  $A=B$ . الشكلين (٦ - ١٩) و (٦ - ٦) يبيّنان الرسم الطرفي لكل شريحة والشكلين (٦ - ٢٠) و (٦ - ٦) يبيّنان الرسم الوظيفي لكل منهما. لاحظ أن الطرف ١ في الشرائج 74LS682 و 74LS684 كان يمثل الخرج  $A>B$  وأصبح طرف تنشيط منخفض الفاعلية في الشريحة 74LS688.



## ١٢-٦ تمارين

- ١ - استخدم خريطة كارنو夫 لتبسيط معادلة المجموع  $Sn$  والحمل  $c_n$  في المعادلة (٦ - ٣) والمعادلة (٦ - ٤).
- ٢ - صمم دائرة الجمع الكامل الموجودة في شكل (٦ - ٥) باستخدام بوابات الناند فقط.
- ٣ - وضح بالرسم كيف تستخدم شريحتين ٧٤٨٣ لجمع عددين كل منهما ٨ بت.
- ٤ - أعد تمررين ٣ لجمع عددين كل منهما ١٢ بت مستخدما الشريحة ٧٤٢٨٣.
- ٥ - الأرقام الثنائية التالية تمثل تتابعات دخل للشريحة ٧٤٨٣. أكتب تتابعات الخرج الناتجة على كل مخرج من مخارج الشريحة. اعتبر التتابعات من اليمين إلى اليسار:

$$\begin{array}{ll} A_1=10001100, & B_1=11001100 \\ A_2=11001010, & B_2=10010011 \\ A_3=01011111, & B_3=10100111 \\ A_4=10011001, & B_4=00111101 \end{array}$$



- ٦- ارسم الدائرة الكاملة لمجموع بالحمل الأمامي من ٤ بت.
- ٧- المجموع الطارح الموجود في شكل (٦ - ٨) يحتوى ٣ خطوط تحكم S0, S1, S2، اكتب الخرج الناتج من المجموع عند جميع الحالات الممكنة لهذه الخطوط.
- ٨- التتابعات الموجودة في تمرين ٥ تم توصيلها كمدخل لشريحة المقارن ٧٤٨٥. أكتب التتابعات الناتجة على كل مخرج إذا كان الدخل  $A=B$  يساوى واحد والدخلين  $A>B$  و  $A<B$  يساوى صفر.
- ٩- أعد تمرين ٨ مستخدما الشريحة ٧٤٦٨٨.
- ١٠- ارسم دائرة لمقارنة رقمين كل منهما ١٢ بت. مطلوب الثلاث مخارج  $B$ ,  $A=B$ ,  $A>B$ ,  $A<B$ . استخدم أحد شرائط المقارنة.

# **الفصل السابع**

٧

## **الماسكات والقلابات**


**Latches And Flip Flops**

## ١-٧ مقدمة

**لقد** درسنا في الفصول السابقة نوع من الدوائر الرقمية تسمى الدوائر التوافقية combinational circuits. هذه

الدوائر تتكون من دخل وخرج حيث يتحدد الخرج عند أي لحظة بالدخل الموجود عند هذه اللحظة فقط، أي أنه لا يوجد أي نوع من أنواع التغذية المرتدة من الخرج إلى الدخل. من أمثلة هذه الدوائر التي درسناها دوائر المشفرات ومحللات الشفرة والمتخbirات والموزعات ودوائر الحساب وغيرها الكثير. النوع الثاني من الدوائر الرقمية الذي سندرسها في هذا الفصل والفصول التالية يسمى الدوائر التتابعية sequential circuits. هذه الدوائر تتكون من دخل وخرج حيث يتحدد الخرج عند أي لحظة بقيمة الدخل عند هذه اللحظة والخرج عند اللحظة السابقة. لذلك نقول أن هذه الدوائر تمتلك نوع من أنواع الذاكرة حيث أن الخرج يتحدد جزئياً بالخرج عند اللحظة السابقة الذي تتذكره الدائرة. من أنواع هذه الدوائر الماسكات ومسجلات الإزاحة والعدادات.

## ٢-٧ الماسكات R-S



الماسك latch هو نوع من أنواع المذبذبات الثنائية الاستقرار bistable multivibrator، أي التي يستقر خرجها على الواحد أو الصفر. الماسك يكون له خرجان أحدهما يكون دائماً عكس الآخر، لذلك نرمز لهما دائماً بالرموز  $Q$  و  $\bar{Q}$ ، فإذا كانت  $Q=1$  فإن  $\bar{Q}=0$  والعكس صحيح. يتكون الماسك دائماً من بوابتين يوصل خرج إحداهما كدخل إلى الأخرى كما في شكل (٢ - ١). هذا الماسك له دخان، الأول يسمى  $R$  يعني التصفيير وهي اختصار الكلمة Reset، والطرف الثاني يسمى  $S$  وهي اختصار الكلمة Set أي جعل الخرج واحد. يمكن بناء الماسك من بوابتين NOR كما في شكل (٢ - ١) أو من بوابتين NAND كما في شكل (٢ - ١ ب). في الماسك الأول (بواطى NOR) يكون كل من الطرفين  $R$  و  $S$  عالي الفعالية، يعني أنه عندما تكون  $R=1$  و  $S=0$  فإن ذلك يسبب تصفيير

للخرج  $Q$ ، وعندما يكون الطرف  $S=1$  و  $R=0$  فإن الخرج  $Q=1$  أي يحدث وضع أو تسجيل. في الماسك الثاني (بواطى NAND)، عندما تكون  $R=1$  و  $S=0$  فإن ذلك يسبب تصفيير للخرج  $Q$ ، وعندما يكون الطرف  $S=1$  و  $R=0$  فإن الخرج  $Q=1$  أي يحدث Set للماسك أو يحدث وضع أو تسجيل. جدول ٢ - ١ يبين جدول الحقيقة لهذا الماسك. نلاحظ من هذا الجدول أن الحالة  $S=R=0$  سيكون نتيجتها لا تغير للخرج  $Q$  أو  $\bar{Q}$  في الماسك المبني من بوابات الـ NOR، بينما هذه الحالة يكون غير مسموح بها مع الماسك المبني من بوابات NAND لأنها ستجعل كل من  $Q$  و  $\bar{Q}$  يساوى صفر وهذا غير مسموح به بالطبع في عرف الماسكات. أما الحالة  $S=R=1$  فعلى العكس تكون غير مسموح بها في حالة الماسك المكون من بوابات

NOR بينما تعطى لا تغير في حالة الماسك المكون من بوابتي NAND. حاول تتبع هذه الحالات على الماسكين في شكل (١-٧) وكذلك باقي حالات الجدول ١-٧. من الممكن أن يدخل أى واحد من الماسكين الموجودين في شكل (١-٧) في حالة عدم استقرار لحظية أو عابرة ثم يستقر الخرج على حالة استقرار خالية. مثلاً في الماسك المكون من

بوابتي NOR عندما

$S=1, R=0, Q=0$

البوابة السفلية يكون

$S=1, Q=0$  ولذلك فإنها ستعطي

صفر، وهذا يعني أن

الخرجين  $Q$  و  $\bar{Q}$  يكون


كل منهما صفر، وهذا

غير منطقى بالطبع، ولكن

هذه الحالة لن تستقر كما سرى. عند ذلك سيكون دخل البوابة العليا هو  $R=0$  و  $\bar{Q}=0$  وهذا سيجعل  $Q=1$  الذي سيدخل مع  $S=1$  في البوابة السفلية فيجعل خرجها يساوى صفر، وهذا الصفر مرة أخرى مع الدخل  $R=0$  يجعل الخرج  $Q=1$ . أى أن الخرج  $Q=1$  سيكون حالة مستقرة لن تغير. حاول تتبع باقي الحالات وتطبيقها على الماسكات الموجودة في شكل (١-٧). في كل الحالات السابقة تذكر جيداً أنها عندما نتكلم عن الخرج  $Q$  فإن الخرج الآخر يكون موجود ضمنياً ويكون معكوس كما ذكرنا من خصائص الماسكات. شكل (٧-٢) يبين الرمز المنطقى للماسك عالي الفعالية والماسك منخفض الفعالية.

الدخل		الماسك المكون من بوابتي NOR		الماسك المكون من بوابتي NAND	
R	S	Q	$\bar{Q}$	Q	$\bar{Q}$
0	0	لا تغير	لا تغير	غير مسموح	غير مسموح
0	1	1	0	1	0
1	0	0	1	0	1
1	1	لا تغير	غير مسموح	غير مسموح	لا تغير



جدول ١-٧ جدول الحقيقة للماسكين الموجودين في شكل (١-٧)



### ١-٢-٧ الماسك RS كمزيل للاهتزازات


عند غلق أو فتح مفتاح فإنه نتيجة الصدمة الميكانيكية بين قطبي المفتاح bounce ينتج عنه نبضات كهربائية متعددة تؤثر على أداء الدائرة التي تستخدم مثل هذا المفتاح. شكل (٣-٧) يبين مثل هذه الاهتزازات الناتجة عن غلق المفتاح. يمكن استخدام ماسك RS للتخلص من هذه الاهتزازات debouncer. شكل (٣-٧ بـ) يبين هذه الدائرة. في الوضع الابتدائي عندما يكون المفتاح في الوضع ١ فإن الطرف  $R=1$  ويكون الطرف  $S=0$  في نفس الوقت نتيجة اتصاله بالأرضي من خلال المقاومة  $R_1$ ، ويكون خرج الماسك في هذه الحالة  $Q=0$ . عند نقل المفتاح من الوضع ١ للوضع ٢ تصبح  $R=0$  نتيجة اتصالها بالأرضي من خلال المقاومة  $R_2$  ويصبح الطرف  $S=1$  نتيجة الوضع الجديد للمفتاح، فيصبح الخرج نتيجة ذلك  $Q=1$ . عند حدوث اهتزازات على الطرف  $S$  فإنه إذا أصبحت  $S=0$  فإن ذلك لن يسبب تغيير للخرج لأن الدخل  $S=R=0$  لا يسبب تغيير للخرج كما ذكرنا. إذا رجع الطرف  $S=1$  مرة أخرى

فإن الخرج سيظل على الواحد كما هو. من ذلك نرى أنه بمجرد تغير الخرج من صفر إلى واحد فإنه سيثبت على ذلك ولن يتغير ولن يكون هناك أى تأثير لأى اهتزازات تحدث في المفتاح عند تغير قطبيه. أنظر شكل (٣ - ٧).



### ٣-٧ الشريحة 74279 ماسك RS رباعي

شكل (٤ - ٧) يبين الرسم المنطقي لهذه الشريحة. تتكون هذه الشريحة من ٤ ماسكات من النوع RS. الماسك الأول والثالث كل منهما له طرفان S وطرف واحد R، أما الماسكان الثاني والرابع فكل منهما له طرف واحد S وطرف واحد R. طرف القدرة لهذه الشريحة هما الطرف ١٦ Vcc يمثل ١ وطرف ٨ هو الأرضي. الأربع ماسكات الموجودة في هذه الشريحة كلها منخفضة الفعالية.




### ٤-٧ ماسك RS المحكم بنبضات

#### Clock

من المفيد جداً أن يتم التحكم في الدخلين S و R بحيث لا يتغير الخرج بناء على الإشارة الموجودة عليهما إلا بعد إعطاء نبضة إطلاق للخرج أو نبضة تزامن clock بحيث يتم تغير الخرج فقط بعد إعطاء هذه النبضة. شكل (٥ - ٧) يبين الدائرة التفصيلية لهذا الماسك والرمز المستخدم لها. لاحظ من هذه الدائرة أنه عندما يكون الطرف CK=0 فإن بوابتي ال AND يكون خرجها أصفارا وبالتالي فإن الماسك لا يتغير

خرجه. بينما عندما يكون  $CK=1$  فإن بوابتي الـ AND تكون نشطة وتسمح بمرور كل من الإشارتين R و S للتأثير على الماسك فيتغير الخرج تبعاً لذلك.

### مثال ١-٧




ارسم الخرج Q لمساك RS إذا كان الدخل R و S ونبضات التزامن CK كما هو مبين في شكل (٦ - ٧).

من هذا الشكل نلاحظ أنه عندما تكون  $CK=1$  ننظر لقيمة كل من R و S ونغير الخرج تبعاً لذلك وتبعد جدول الحقيقة لهذا الماسك. انظر لشكل (٦ - ٧) وتحقق من الخرج عند بداية كل نبضة من نبضات التزامن.

### ٥-٧ الماسك D المحكم بنبضات التزامن


شكل (٦ - ٧) يبين الدائرة المنطقية والرسم الصنديوقي لهذا الماسك. الماسك D هو نفسه الماسك RS سوى أنه تم توصيل كل من الدخلين R و S من خلال عاكس ليصبحا دخلاً واحداً كما في الشكل وذلك حتى تتأكد أن كل من R و S سيكون كل منهما عكس الآخر فلا تكون هناك أى فرصة للدخل الغير مسموح به. لذلك فإنه عندما تكون  $D=1$  و  $CK=1$  فإن الخرج Q يصبح واحد. انظر جدول الحقيقة لهذا الماسك في شكل (٦ - ٧). أى أن الخرج Q يساوى الدخل D بعد إعطاء نبضة التزامن. أو بمعنى آخر فإن الخرج Q هو الدخل D متأخراً Delayed بمقدار نبضة تزامن واحدة، ومن هنا كانت التسمية D.



## ٦-٧ الشريحة 7475 ماسك D رباعي

الشريحة 7475 تحتوى ٤ ماسكات D كما في شكل (٦-٧) الذى يبين الرسم المنطقى لهذه الشريحة. الخرجان Q و  $\bar{Q}$  لكل ماسك متاحان كخرج من الشريحة. الماسك ١ و ٢ محكمان بنفس مدخل نبضات التزامن CK1، والماسك ٣ و ٤ محكمان بنفس مدخل نبضات التزامن CK2. القدرة Vcc هو الطرف رقم ٥ بينما الأرضى هو الطرف ١٢.

## ٧-٧ القلابات Flip Flops




القلاب هو ماسك محكم بنبضات تزامن كما رأينا سابقا ولكن الخرج لا يتغير تبعا للدخل إلا عند حافة نبضة التزامن فقط، سواء الحافة الصاعدة للنبضة أو الحافة النازلة وسنرى كيف يتم ذلك. في الماسك كان الخرج يتغير طالما أن الطرف CK=1، هنا في القلاب لن يتغير الخرج إلا في وجود حافة للطرف CK. أى أنه حتى لو تغير الدخل R أو S وكان الطرف CK=1 فإن الخرج لن يتغير إلا بعد عبور الطرف CK لحافة معينة سواء كانت الحافة النازلة أو الحافة الصاعدة. شكل (٧-٩) يبين بعض الرموز المستخدمة مع القلابات.


رموز CK تعنى أن هذا الطرف يكون فعالاً عند حافة وليس عند مستوى للإشارة على هذا الطرف. وجود دائرة عند مدخل هذا الطرف تعنى أنه يكون فعالاً مع الحافة النازلة أو المعاكسة أو المتأخرة للنبضة على هذا الطرف. عدم وجود دائرة عند هذا الطرف تعنى أنه فعال عند الحافة الصاعدة أو المتقدمة للنبضة. في شكل (٧-٩) نلاحظ جدول الحقيقة والرموز المستخدم في كل حالة. لاحظ السهم الصاعد الذي يمثل الحافة الصاعدة لنبضة التزامن CK في جدول الحقيقة ، بينما السهم النازل فيمثل الحافة النازلة.

## مثال ٢-٧

رسم خرج القلاب RS المحكم بنبضات التزامن CK والنبوسات على الدخلين S و R كما في شكل (٧-٧). نبضات التزامن فعالة مع الحافة الصاعدة وسيكون الخرج مع كل نبضة كما يلى:




- مع النبضة ١ ،  $S=R=0$  لذلك فإن الخرج لن يتغير، وبفرض أنه كان صفرًا، لذلك سيظل صفرًا.
- مع النبضة ٢ ،  $S=0, R=1$  لذلك سيحدث تصفير للخرج، وهو أصلًا صفر، لذلك سيبقى صفرًا.
- مع النبضة ٣ ،  $S=1, R=0$  لذلك سيصبح الخرج واحد.
- مع النبضة ٤ ،  $S=0, R=1$  سيحدث تصفير للخرج.
- مع النبضة ٥ ،  $S=1, R=0$  سيصبح الخرج واحد.
- مع النبضة ٦ ،  $S=1, R=0$  سيصبح الخرج واحد.



## ٨-٧ طريقة الإطلاق trigger عند أي حافة

لجعل القالب يغير من حالته عند أي حافة لنبضة الساعة سواء الحافة الصاعدة أو النازلة فإنه يتم وضع حساس للحافة عند مدخل نبضات التزامن في القالب. حساس حافة النبضة عبارة عن دائرة تدخل لها نبضة التزامن بأى زمان للدوره فتعطى في الخرج نبضة ذات فترة زمنية قصيرة جداً يقدر عرضها الزمني بعده قليل من الميكروثانية عند الحافة المطلوبة سواء كانت الحافة الصاعدة أو النازلة. شكل (٧-١١) يبين هذه الدائرة، حيث نلاحظ أنها عبارة عن بوابة AND تم تأخير أحد دخليها عن الآخر بمقدار زمن التأخير لعكس واحد، وهذا الزمن يساوى تقريباً القليل من الميكروثانية وهو مقدار عرض النبضة الناتجة التي ستتسبب بإطلاق الدخل وتغيير الخرج. يمكن الحصول على إطلاق عند الحافة النازلة لنبضات الساعة بوضع عاكس آخر على نبضات الساعة A في شكل (٧-١١). بالطبع فإن الإطلاق عند الحافة النازلة أو الصاعدة ليس مقصوراً على الماسك RS فقط، ولكن يمكن تطبيقه مع كل أنواع الماسكات أو القالبات حتى التي سنقوم بشرحها فيما بعد، بل إن معظم القالبات تعمل عند حافة نبضة الساعة سواء الصاعدة أو النازلة.




## ٩-٧JK القلاب

القلاب JK يعتبر من أكثر القلابات استخداماً. الحرفان J و K ليس لهم أي معنى أو دلالة معينة تتعلق بعمل هذا النوع من القلابات. هذا القلاب يشبه تماماً القلاب RS الذي قمت دراسته في كل حالات التشغيل، ويختلف عنه فقط في

الحالة الغير محددة الخرج التي كانت تحدث عندما كان  $R=S=1$ . في حالة القلاب JK هذه الحالة أصبحت محددة تماماً ومعرفة خرج القلاب JK عندما يكون كل من الدخليين J و K يساوى واحد. في هذه الحالة يكون خرج القلاب عكس الحالة السابقة Toggle.

فإذا كان  $J=K=1$  وجعلنا  $Q=1$



شكل (١٢) قلاب JK محكم بنبضات تزامن

J	K	CK	$Q(n+1)$	تعليق
0	0	↑	$Q(n)$	لا تغيير
1	0		1	
0	1	↑	0	
1	1	↑ ↑	$\bar{Q}(n)$	عكس الخرج السابق

جدول ٢-٧ جدول الحقيقة  
للقلاب JK


وأعطيينا نبضة إطلاق (تزامن) فإن الخرج ينعكس، أي يصبح صفراء ( $Q=0$ ). وأما إذا كان  $J=K=1$  وجعلنا  $Q=1$  فأعطيينا نبضة إطلاق (تزامن) فإن الخرج ينعكس، أي يصبح واحداً ( $Q=1$ ). شكل (١٢) يبين التركيب الداخلي لهذا القلاب. نلاحظ من هذا الشكل أن التركيب الداخلي هو نفسه تركيب الماسك RS سوى أن هناك تغذية مرتبطة من الخرج  $Q$  مع الدخل K وتغذية أخرى مرتبطة من الخرج  $\bar{Q}$  مع الدخل J.

جدول ٢-٧ يبين جدول الحقيقة للقلاب JK . يمكننا تتبع الحالة

$J=1, k=0$  مع فرض أن الخرج السابق هو  $Q(n)=0$ . في هذه الحالة سنجد أنه عند إعطاء نبضة التزامن فإن البوابة AND العليا سيكون كل دخولها وحيد وبالناتي سيكون خرجها واحد، بينما الـ AND السفلى فعندها


لذلك فإن خرجها سيكون صفر. هذا الواحد على الطرف R للقلاب والصفر على الطرف S سيجعل الخرج  $Q=1$  وذلك لأن خرج الآخر  $\bar{Q}=0$  سيكون صفرًا بالطبع. الآن ننظر إلى الحالة المرجحة التي عندها  $J=K=1$ . في هذه الحالة بفرض أن  $Q=0$  فإن الآند AND العليا سيكون كل دخولها وحيد وبالتالي سيكون خرجها واحد، والآن AND السفلي سيدخل لها صفر كتغذية مرتبطة من الخرج Q ولذلك سيكون خرجها صفر. إذن هناك صفر على الطرف R للقلاب واحد على الطرف S وهذا من شأنه أن يجعل الخرج  $Q=1$ . يمكن تبع الإشارة  $J=K=0, Q=0$  حيث سنجد في هذه الحالة أن الخرج  $Q=0$  بينما الحالات  $J=K=1$  فإنها لن تسبب تغييرًا للخرج. تبع كل هذه الحالات في شكل (١٢-٧) وجدول ٢-٧ وتأكد من أن كل حالات هذا الجدول صحيحة. يمكن توصيل كل من الطرفين J و K من خلال عاكس للحصول على قلاب D كما فعلنا في حالة الماسك RS. أيضاً على حسب حساس الحافة الموجود في مدخل نبضات التزامن يمكن تصميم قلاب JK حساس للحافة النازلة أو الحافة الصاعدة.

## ١٠-٧ الدخول غير المتواقة Asynchronous Inputs





الدخلن J و K يعتبران دخول توافقية synchronous لأنها لا يحدث لها تأثير على الخرج إلا إذا كانت هناك نبضة تزامن. أى أن هذه الدخول متواقة مع نبضات التزامن. أحياناً تضطرنا الحاجة إلى إضافة دخول غير متواقة مع نبضات التزامن تستخدم في الكثير من التطبيقات لوضع حالات ابتدائية على خرج القلاب، كأن نجعل الخرج  $Q=0$  قبل البدأ في التشغيل ودون اعتماد على نبضات التزامن لإدخال هذه الحالات. شكل (١٣-٧) يبين التركيب الداخلى لقلاب JK بعد إضافة دخلين غير متواقين له. الدخل الأول هو دخل التصفيير  $CLR$  وهذا الدخل كما نرى منخفض الفعالية نتيجة الشرطة الموجودة على اسمه وهذا يعني أنه بوضع صفر على هذا الدخل سيجعل الخرج Q يساوى صفرًا دون النظر إلى نبضات التزامن. هناك أيضًا الدخل الثاني  $PRE$  الذي عندما يكون صفر يغير الخرج على أن يكون واحد دون النظر أيضًا لنبضات التزامن CK. انظر الرمز المستخدم للقلاب في هذه الحالة.

## ١١-٧ القلاب T



القلاب T هو نفسه القلاب JK ولكن بعد توصيل كل من الطرفين J و K مع بعضهما مباشرة ليكونا دخلاً واحداً يسمى الدخل T. كما رأينا فإنه عندما يكون كل من  $J=K=1$  فإن خرج القلاب يعكس حالته. بتطبيق ذلك على القلاب T نجد أنه يجعل الدخل  $T=1$  فإن خرج القلاب سيعكس حالته. هذا القلاب يستخدم بكثرة في بناء العدادات الثنائية كما سنرى. شكل (١٤-٧) يبين الرمز المستخدم لهذا القلاب. تذكر أن الحرف T اختصار لكلمة toggle التي تعنى العكس أو الانقلاب وهذه هي وظيفة هذا القلاب كما رأينا.

## ١٢-٧ الشريحة 74ls74 قلابان من النوع D



هذه الشريحة تحتوى قلابان من النوع D لا يعتمد أى منهما على الآخر فيما عدا طرف القدرة  $V_{CC}$  على الطرف ١٤ وطرف الأرضى على الطرف ٧ للشريحة فهما مشتركان لكل من القلابين. كل من القلابين حساس للحافة الصاعدة لبعضات الساعة. الشريحة لها طرف تصفيير  $\overline{PRE}$  وطرف وضع  $\overline{CLR}$ ، وكل منهما منخفض الفعالية، أى ينشط عندما يكون صفر. شكل (١٥-٧) يبين الرسم المنطقي لهذه الشريحة.



## ١٣-٧ الشريحة 74ls76 قلابان من النوع JK

هذه الشريحة تحتوى قلابان من النوع JK لا يعتمد أى منهما على الآخر فيما عدا طرف القدرة  $V_{CC}$  على الطرف ٥ وطرف الأرضى على الطرف ١٣ للشريحة فهما مشتركان لكل من القلابين. كل من القلابين حساس للحافة النازلة

لنبضات الساعة. الشريحة لها طرف تصفيير  $\overline{PRE}$  وطرف وضع  $\overline{CLR}$  وكل منهما منخفض الفعالية، أي ينشط عندما يكون صفر. شكل (١٦-٧) يبين الرسم المنطقي لهذه الشريحة.

## ١٤-٧ قلاب السيد والعبد

بالرغم من أن هذا النوع من القلابات تم استبداله بالقلابات الحساسة للحافة (سواء الصاعدة أو النازلة) إلا أنه يستحق أن نلقى عليه نظرة لأنه مازال يصنع وسوف تجده في الكثير من الأجهزة القديمة. نفهم من ذلك أن المدف من هذا القلاب كان بغرض الحصول على قلاب حساس لأحد حواف نبضات التزامن edge triggered، لذلك فإن جدول الحقيقة له سيكون هو نفسه جدول الحقيقة لأى قلاب حساس للحافة، الاختلاف فقط هو في تركيب كل منهما. شكل (١٧-٧) يبين تركيب قلاب JK من نوع السيد والعبد، وجدول ٣-٧ يبين جدول الحقيقة لهذا القلاب. كما نرى من شكل (١٧-٧) فإن هذا القلاب يتكون من وحدتين من القلابات RS موصلتين على التابع. الوحدة الأولى تسمى السيد master والوحدة الثانية تسمى العبد أو التابع slave. خرج المرحلة الأولى موصل كدخل للمرحلة الثانية. نبضات التزامن الدخالة لمرحلة العبد تكون عكس نبضات التزامن الدخالة لمرحلة السيد. هناك تغذية مرتبطة من الخرجين  $Q$  و  $\overline{Q}$  لمرحلة العبد إلى دخل المرحلة الأولى (السيد) للحصول على أداء القلاب JK. دخل المرحلة الأولى هو الدخل JK للقلاب كله. كذلك فإن خرج المرحلة الثانية يمثل خرج القلاب كله كما في شكل (١٧-٧).




J	K	CK	$Q(n+1)$	تعليق
0	0	[Clock Pulse]	$Q(n)$	لا تغير
1	0	[Clock Pulse]	1	
0	1	[Clock Pulse]	0	
1	1	[Clock Pulse]	$\overline{Q}(n)$	عكس الخرج السابق

جدول ٣-٧ جدول الحقيقة للقلاب JK من النوع السيد والتابع

الجديد في هذا القلاب أنه ليس حساساً للحافة، ولكن خوجه النهائي بعد مرحلة التابع يتغير عند الحافة النازلة لنبضة التزامن. عند إعطاء نبضة تزامن على الطرف CK عند دخول المرحلة الأولى (مرحلة السيد) ومع الحافة الصاعدة لها يتغير خوجه هذه المرحلة. لاحظ أن نبضة التزامن يتم عكسها قبل الدخول للمرحلة الثانية، لذلك فإن خوجه هذه المرحلة لن يتغير لأن الإشارة هناك في هذه اللحظة تكون نازلة من الواحد إلى الصفر. عند الحافة النازلة لنبضة التزامن ونتيجة العكس تتصعد الإشارة من صفر إلى واحد عند الدخول CK للمرحلة الثانية، ولذلك فإن خوجه هذه المرحلة سيتغير تبعاً للإشارة الموجودة على خوجه المرحلة الأولى. بمعنى آخر، فإن الخرج Q يتغير عند الحافة النازلة لنبضة التزامن الأساسية وليس عند الحافة الصاعدة كما كان مفروضاً في حالة القلاب العادي. شكل (٧-١٨) يبين الرمز المستخدم لهذا النوع من القلابات، وجدول ٣-٧ يبين جدول الحقيقة له. الجديد في هذا الرمز هو وجود النبضة النازلة عند خرجي القلاب للدلالة على أن التغيير يتم عند الحافة النازلة لنبضة التزامن.

## ١٥-٧ الشريحة 7473 قلابان JK من نوع السيد والتابع


هذه الشريحة تحتوي قلابان JK من نوع السيد والتابع حيث مع الحافة الصاعدة لنبضات الساعة يتغير خوجه مرحلة السيد، وعند الحافة النازلة يتغير مرحلة التابع. لابد أن تكون الإشارة على الطرفين J و K ثابتة في أثناء استمرار الإشارة  $CK=1$  وإلا فإنه من الممكن أن يحدث عدم استقرار لخرج الدائرة. هذه الشريحة لها طرف واحد للتصفيير الغير تزامني للخرج  $CLR$  وهذا الطرف منخفض الفعالية. الشريحة 741s73 هي نفسها الشريحة 7473 سوى أنها ليست من نوع السيد والتتابع ولكنها حساسة للحافة النازلة لنبضات الساعة. القدرة VCC لهذه الشريحة على الطرف ٤ وأما الأرضي GND فعلى الطرف ١١. شكل (٧-١٩) يبين الرسم المنطقي لهذه الشريحة.



## ١٦-٧ الشريحة 74107 قلابان JK من نوع السيد والتابع

هذه الشريحة تحتوي قلابان JK من نوع السيد والتابع حيث مع الحافة الصاعدة لنبضات الساعة يتغير خوجه مرحلة السيد، وعند الحافة النازلة يتغير مرحلة التابع. لابد أن تكون الإشارة على الطرفين J و K ثابتة في أثناء استمرار الإشارة  $CK=1$  وإلا فإنه من الممكن أن يحدث عدم استقرار لخرج الدائرة. هذه الشريحة لها طرف واحد للتصفيير الغير تزامني للخرج



ومن المهم ملاحظة أن الطرف  $\overline{CLR}$  وهذا الطرف منخفض الفعالية. الشريحة 74107 هي نفسها الشريحة 74ls107 سوى أنها ليست من نوع السيد والتتابع ولكنها حساسة للحافة النازلة لنبضات الساعة. القدرة  $V_{CC}$  لهذه الشريحة على الطرف ١٤ وأما الأرضي GND فعلى الطرف ٧. شكل (٢٠ - ٧) يبين الرسم المنطقي لهذه الشريحة.



### ١٧-٧ الشريحة 74109 قلابان JK

#### حساس للحافة الصاعدة

هذه الشريحة تحتوي على قلابين JK كل منهما حساس للحافة الصاعدة لنبضات التزامن. كما تحتوي دخالاً للتتصغير الغير متزامن  $\overline{CLR}$  وأخر لجعل الخرج واحد  $\overline{PRE}$  غير تزامن أيضاً مع الساعة. شكل (٢١ - ٧) يبين الرسم المنطقي لهذه الشريحة. طرف القدرة  $V_{CC}$  هو الطرف ١٦ وأما الأرضي GND فهو الطرف ٨.



## ١٨-٧ الشريحة 74112 قلابان JK حساس للحافة النازلة


هذه الشريحة تحتوى على قلابين JK كل منهما حساس للحافة النازلة لنبضات التزامن. كما تحتوى دخلاً للتصغير الغير متزامن  $\overline{CLR}$  وآخر لجعل الخرج واحد  $\overline{PRE}$  بغير تزامن أيضاً مع الساعة. شكل (٧-٢٢) يبين الرسم المنطقي لهذه الشريحة. طرف القدرة  $V_{CC}$  هو الطرف ١٦ وأما الأرضي GND فهو الطرف ٨.

## ١٩-٧ الشريحة 74113 قلابان JK حساس للحافة النازلة

هذه الشريحة تحتوى على قلابين JK كل منهما حساس للحافة النازلة لنبضات التزامن. كما تحتوى دخلاً لجعل الخرج واحد  $\overline{PRE}$  بغير تزامن مع الساعة. شكل (٧-٢٢ بـ) يبين الرسم المنطقي لهذه الشريحة. طرف القدرة  $V_{CC}$  هو الطرف ٤ وأما طرف الأرضي GND فهو الطرف ٧.

## ٢٠-٧ الشريحة 74116 ماسكان ذو ٤ بت لكل منها

تحتوى هذه الشريحة على ماسكان كل منها ٤ بت، وكل منها لا يعتمد على الآخر على الإطلاق. كل ماسك له طرفاً تنشيط  $\overline{E0}$  و  $\overline{E1}$ ، وكل منها منخفض الفعالية. أى أنه عندما يكون كل من طرفاً التنشيط يساوى صفر فإن الإشارة الموجودة على المدخل D تنتقل إلى الخرج المقابل Q. أى أن الخرج Q يتبع المدخل D طالما أن طرف التنشيط كل منها يساوى صفر، لذلك يطلق على هذه الشريحة بأنها شفافة transparent. كل ماسك له طرف تصغير منخفض الفعالية  $\overline{MR}$  يجعل كل مخرج الماسك أصفاراً. شكل (٧-٢٣) يبين الرسم المنطقي لهذه الشريحة. طرف القدرة  $V_{CC}$  لهذه الشريحة هو الطرف ٤ وطرف الأرضي GND هو الطرف ١٢. الشريحة لها ٢٤ طرف.




## ٢١-٧ الشريحة 74173 أربع قلابات من النوع D خرجها من خلال بوابات


### ثلاثية المنطق

تتكون هذه الشريحة من ٤ قلابات من النوع D يتنتقل دخلها إلى خرجها مع الحافة الصاعدة لبضة التزامن CLK، بشرط أن يكون طرف التنشيط  $\overline{E0}$  و  $\overline{E1}$  كل منهما يساوى صفر حيث أنهما منخفضي الفعالية. عندما يكون أي واحد من هذين الخطين يساوى واحد فإنه يلغى تأثير نبضات التزامن، وبذلك يمنع أي تغيير في الخرج. الخرج Q لكل

قلاب ينتقل إلى طرف الشريحة من خلال بوابة ثلاثة المنطق. كل البوابات ثلاثة المنطق الأربع لها خط تحكم واحد وهذا الخط ينشط من خلال بوابة NOR داخل الشريحة لها دخلين هما الطرفان  $\overline{OE0}$  و  $\overline{OE1}$  وكل منهما منخفضي الفعالية، أي أنه لكي يظهر الخرج على أطراف الشريحة لابد أن يكون كل من  $\overline{OE0}$  و  $\overline{OE1}$  يساوى صفر. عندما يكون أي واحد من هذين الطرفين يساوى واحد تصبح كل المخارج في حالة المقاومة العالية. الشريحة لها طرف تصفير غير تواافقى على الفعالية وهو الطرف MR الذى يجعل كل الخروج تساوى صفر إذا كان هذا الطرف يساوى واحد. شكل (٢٤-٧) يبين الخرج المنطقى للشريحة. الشريحة لها ١٦ طرف، الطرف ١٦ هو طرف القدرة Vcc بينما الطرف ٨ هو طرف الأرضى GND. لاحظ رمز المثلث على الخرج ليدل على أن المخارج ثلاثة المنطق.



شكل (٢٤-٧) الرسم المنطقي  
للشريحة 74173




شكل (٢٥-٧) الرسم المنطقي  
للشريحة 74174

## ٢٢-٧ الشريحة 74174 ستة قلابات

### من النوع D


تحتوي هذه الشريحة على ستة ماسكات من النوع D لها نفس طرف نبضات التزامن حيث يتنتقل دخل كل منها إلى الخرج Q مع الحافة الصاعدة لبضة التزامن. الشريحة لها طرف تصفير منخفض الفعالية  $\overline{MR}$  يجعل كل المخارج أصفاراً عندما يكون هذا الطرف يساوى صفر. الشريحة لها ١٦ طرف، الطرف ١٦ يمثل القدرة Vcc والطرف ٨ يمثل الأرضى GND. شكل (٢٥-٧) يبين الرسم المنطقى للشريحة.

## ٢٣-٧ الشريحة 74175 أربع قلابات من النوع D



تحتوي هذه الشريحة على أربع ماسكات من النوع D لها طرف تزامن واحد حساس للحافة الصاعدة عند انتقال الإشارة عليه من صفر إلى واحد يتم تسجيل الدخل على الخرج. كل ماسك له المخرجين  $Q$  و  $\bar{Q}$ . الشريحة لها طرف تصفيير عام  $\overline{MR}$  منخفض الفعالية يجعل جميع المخارج أصفار عندما يكون صفر. الشريحة لها ١٦ طرف، الطرف ١٦ يمثل القدرة  $V_{CC}$  والطرف ٨ يمثل الأرضي GND. شكل (٢٦-٧) يبين الرسم المنطقي للشريحة.

## ٢٤-٧ الشريحة 74273 ثمان قلابات من النوع D



تحتوي هذه الشريحة على ثمان قلابات من النوع D تنتقل الإشارة الموجودة عليها إلى الخرج المقابل لكل منها مع الحافة الصاعدة لطرف التزامن CLK. الشريحة لها طرف تصفيير  $\overline{MR}$  منخفض الفعالية يجعل كل المخارج أصفار عندما يكون صفرًا. الشريحة لها ٢٠ طرف ، الطرف رقم ٢٠ هو طرف القدرة  $V_{CC}$ ، والطرف ١ هو طرف الأرضي GND. شكل (٢٧-٧) يبين الرسم المنطقي لهذه الشريحة.


## ٢٥-٧ الشريحة 74374 و 74373 ثمان قلابات من النوع D خرجها من

### خلال بوابات ثلاثة المنطق

تحتوي هذه الشريحة على ثمان قلابات من النوع D التي ينتقل

دخلها إلى خرجها مع الحافة الصاعدة لنبضات التزامن CLK. نبضات التزامن CLK في حالة الشريحة 74374 ليست حساسة لأى من المحففين ولكنها حساسة لمستوى النبضة، أي أن الخرج يساوى الدخل طالما أن هذا الطرف يساوى واحد، لذلك يقال أن هذه الشريحة شفافة transparent. خرج هذه القلابات يتصل بأطراف الشريحة من خلال ثمان بوابات ثلاثة المنطق طرف التنشيط لها هو الطرف  $\overline{OE}$  المنخفض الفعالية في كل من الشرحتين. عندما يكون هذا الطرف صفر ينتقل خرج القلابات إلى أطراف الشريحة وعندما يكون واحد تكون جميع

المخرج في حالة المقاومة العالية. شكل (٧-٢٨) يبين الرسم المنطقي للشريحتين. كل من الشريحتين لها ٢٠ طرف، والطرف ٢٠ هو القدرة  $V_{CC}$  والطرف ١٠ هو الأرضي GND.




## ٢٦-٧ بعض الخواص المهمة للقلابات


### ١-٢٦-٧ زمن الانتشار أو زمن العبور Propagation delay time

زمن الانتشار هو الفترة الزمنية بين وضع الدخل للقلاب وتغير خرجه إلى قيمة ثابتة بناء على هذا الدخل. هناك أكثر من صورة لهذا الزمن على حسب نبضة التزامن وكيفية تغير المخرج بناء عليها. شكل (٧-٢٩) يبين هذه الصور، وهي كالتالي:


- الزمن  $T_{phl}$  وهو الفترة الزمنية من منتصف الحافة المؤثرة لنبضة التزامن (الصاعدة أو النازلة) إلى أن يصعد المخرج من صفر إلى ٥٥٪ من قيمة الجهد المنطقي واحد أو القيمة العظمى. انظر شكل (٧-٢٩-٧).
  - الزمن  $T_{phl}$  وهو الفترة الزمنية من منتصف الحافة المؤثرة لنبضة التزامن (الصاعدة أو النازلة) إلى أن ينزل المخرج من واحد (أو القيمة العظمى) إلى ٥٥٪ من قيمة الجهد المنطقي صفر أو القيمة الصغرى. انظر شكل (٧-٢٩-٧ ب).
- يمكن تعريف هذا الزمن في حالة تغير المخرج نتيجة الدخول الغير توافقية على أطراف التصفيير  $\overline{CLR}$  أو أطراف جعل المخرج يساوى واحد  $. \overline{PRE}$ .

**٢-٢٦-٧ زمن الاستقرار Set up time**

زمن الاستقرار  $ts$  هو الفترة الزمنية التي يجب أن تثبت عليها الدخول المنطقية (R أو S أو J أو K أو D أو T) قبل تطبيق الحافة المؤثرة لنبضة التزامن حتى يثبت الخرج على قيمته الجديدة. أى أن الدخول المنطقية إذا تغيرت أو لم تستقر حتى يمر هذا الزمن، فإن قيمة الخرج لن تكون ثابتة أو محددة. شكل (٣٠ - ٧) يبين هذا الزمن. تذكر جيداً أن هناك فرق بين زمن الاستقرار و زمن العبور.

**٣-٢٦-٧ زمن المسك Hold time**

زمن المسك  $th$  هو الزمن الذي يجب أن يظل الدخل (R أو S أو J أو K أو D أو T) مستقراً فيه بعد تطبيق الحافة المؤثرة لنبضة التزامن، وإلا فإن الخرج لن يستقر. شكل (٣١ - ٧) يبين تمثيلاً لهذا الزمن.


**٤-٢٦-٧ أقصى قيمة لتردد الساعة Maximum clock frequency**

أقصى قيمة لتردد الساعة أو تردد نبضات التزامن  $f_{max}$  هي أعلى تردد يمكن تطبيقه لتشغيل القلاب قبل أن يفشل القلاب في العمل أو متابعة الدخل.


**٢٧-٧ تطبيقات القلابات**

من أهم التطبيقات التي تستخدم القلابات مسجلات الإزاحة والعدادات الثنائية، وقد تم تخصيص فصل كامل لشرح كل منها، ولذلك سنرجيء الكلام عن تطبيقات القلابات حتى ندرس هذين الفصلين حيثUndhera ستقدر دور القلابات في الكثير من الأجهزة والتطبيقات الرقمية .


## ٢٨-٧ تمارين




- ١- شكل (١-٧)  
يبين شكل الإشارة المطبقة على كل من الدخلين R و S ملائكة من النوع RS المبين في نفس



- الشكل. ارسم شكل الإشارة على خرج الملايك Q إذا كانت هذه الدخول كلها منخفضة  
الفعالية؟  
٢- ارسم شكل الإشارة على الخرج Q ملائكة RS محكم بنبضات تزامن CLK إذا كانت الإشارة




- الموجودة على الدخول كما هو مبين في شكل (٤-٧).  
٣- أعد السؤال ٢ إذا كان الملايك من النوع D بدلاً من RS ؟  
٤- قلابان من النوع RS أحدهما حساس للحافة الصاعدة والآخر حساس للحافة النازلة. تم إدخال الإشارات الموجودة في شكل (٤-٧) إلى



- على كل منها على حده، ارسم خرج كل قلاب على حده وادرك الفرق بين كل منها؟  
٥- أعد السؤال الرابع لقلابان من النوع D بدلاً من RS ؟  
٦- أعد السؤال الرابع لقلابان من النوع JK بدلاً من RS ؟

- ٧- ارسم شكل المخرج Qb للدائرة الموجودة في شكل (٧-٧)؟  
٨- حاول الحصول على كتالوجات كل القلابات والملائكة التي جاء ذكرها في هذا الفصل وأكتب قيمة كل مما يأتي لكل قلاب أو ملايك: زمن الاستقرار، زمن المسك، زمن العبور أو الانتشار، الفيضة العظمى لتردد الساعة؟

٩- أحد القلابات ينص الكتالوج الخاص بها على أن أقل زمن تكون فيه نبضة الساعة منخفضة هو ٣٠ نانو ثانية وأقل زمن تكون فيه النبضة مرتفعة هو ٣٧ نانو ثانية، ما هو أقصى تردد لنبضات الساعة يمكن أن يعمل عنده هذا القلاب؟




١٠- للدائرة الموجودة في شكل (٧-١٠) ما هو أقصى تردد

يمكن أن تعمل عنده هذه الدائرة إذا كان زمن العبور لكل قلاب هو ٢٠ نانو ثانية، وזמן الاستقرار ٢٥ نانو ثانية وזמן المسك ٢٥ نانو ثانية أيضاً؟

١١- ارسم خرج القلاب RS الموجود في شكل (٧-١٠)؟

١٢- للدائرة الموجودة في شكل (٧-١٠) ارسم شكل الخرج لكل من القلابين لمدة ١٠ نبضات تزامن؟ ارسم ذلك بالتوافق مع نبضات التزامن.



# الفصل الثامن



العدادات الرقمية

Digital Counters

## ١-٨ مقدمة

**العداد** الرقمي عبارة عن مجموعة من القلابات الموصولة مع بعضها بطريقة معينة يمكن بها أن تعدد النبضات الداخلة إليها. على حسب طريقة توصيل كل قلاب مع القلاب التالي له يتحدد نوع العداد كما سنرى في هذا الفصل. سنرى أيضاً كيف نصمم عداداً يعد تصاعدياً أو آخر يعد تناظرياً، أو عن طريق خط تحكم يمكن للعداد أن يعد تصاعدياً أو تناظرياً.


## ٢-٨ العدادات التموجية أو غير التوافقية

## Ripple (Asynchronous) Counters

في هذا النوع من العدادات يتم توصيل خرج كل قلاب  $Q$  كنبضات تزامن للقلاب التالي له، ونبضات الساعة للمرحلة الأولى تكون هي النبضات المراد عدها كما في شكل (١) الذي يبين ٣ قلابات كلها من النوع الحساس للحافة النازلة وكلها موصولة لتعمل كقلاب من النوع  $T$  عن طريق توصيل الدخلين  $J$  و  $K$  لكل قلاب بالواحد. لذلك فإن خرج كل

قلاب سيتغير من حالته مع كل حافة نازلة لنبضات التزامن.


خرج كل قلاب تم استخدامه كنبضات تزامن للمرحلة التالية كما في الشكل. شكل (٢) يبين الخرج على كل مرحلة من مراحل العداد مع نبضات



شكل (١-٨) عداد تموجي من ٣ مراحل

	$Q_2$	$Q_1$	$Q_0$
٠	0	0	0
١	0	0	1
٢	0	1	0
٣	0	1	1
٤	1	0	0
٥	1	0	1
٦	1	1	0
٧	1	1	1
٨	0	0	0


جدول ١-٨  
الخرج لعداد من ٣ مراحل



شكل (٢) الخرج الزمني للعداد

التزامن حيث نرى منه كيف أن مع كل نبضة نجد أن الخرج يمثل القيمة الرقمية لهذه النبضة. في البداية كان خرج جميع المراحل أصفار. بعد أول نبضة كان خرج العداد ٠٠١ بعد النبضة الثانية كان الخرج ٠١٠، وهكذا بعد النبضة السابعة يكون الخرج ١١١ وبعد النبضة الثامنة يصفر العداد نفسه ويبدأ العد من جديد. لاحظ أن القيمة العظمى للعداد هي الرقم ٧، وعدد حالات خرج العداد هي ٨ حالات تبدأ من الحالة

وحتى الحالة 111 كما هو مبين في الجدول ١-٨ . من ذلك نرى أن عدد حالات الخرج لأى عدد سيكون  $2^n$  حيث n هي عدد مراحل العداد أو عدد القالبفات التي يتكون منها. من عيوب العدادات التموجية أن أزمنة التأخير تتراكم من مرحلة لأخرى، لذلك أطلق عليها اسم التموجي ripple لأن زمن التأخير يتموج أو يتراكم من مرحلة للثانية.



شكل (٣-٨) يبين كيف أن زمن التأخير للمرحلة الأخيرة سيساوى  $3Tp$  حيث أن  $Tp$  هو زمن تأخير المرحلة الواحدة و 3 هو عدد المراحل. زمن التأخير هنا بالطبع كما نرى سيعض حدا لأكبر تردد يمكن أن يعمل عنده مثل هذا العداد، أو بمعنى آخر أكبر تردد لنبضات التزامن التي يعدها هذا العداد.

العداد. تخيل مثلاً أن زمن التأخير للمرحلة الواحدة هو ١٠ نانوثانية، وأن لدينا عداداً من عشرة مراحل. في هذه الحالة سيكون مقدار التأخير لكل المراحل هو  $10 \times 10 = 100$  نانوثانية. معنى ذلك أن أكبر تردد لنبضات الساعة (وبالتالي سرعة العداد) يجب ألا تتعدي:



$$F_{max} = \frac{1}{100 \times 10^{-9}} = 10 \text{ mega Hertz} \quad (1-8)$$

ومن جهة أخرى سنجد أن ذلك سيعض حدا على عدد مراحل العداد التي يمكن استخدامها مع أى تردد معين.

### ٣-٨ عدادات تموجية لأى قاعدة

لقد رأينا أن العداد السابق لابد أن يمر بكل الحالات الممكنة للخرج، لذلك فإن عدد حالاته أو نظام عده هو  $2^n$  حيث n هي عدد مراحل العداد. يمكن تصميم العداد ليعد لأى عدد من الحالات مثل عداد بعد من صفر إلى ١٨ مثلاً، أو عداد بعد من صفر إلى مائة، أو إلى أى رقم ليس من قوى الرقم ٢. أشهر هذه العدادات هو العداد العشري الذي يعد من صفر إلى ٩، أى أنه له ١٠ حالات. سنرى في هذا الجزء كيفية تصميم العداد العشري. النظرية هنا هي أننا نستخدم عدد من المراحل يعطى هذا العدد من الحالات المطلوبة أو أكثر. ثم بعد ذلك نستخدم محلل شفرة ينشط عند الحالة عشرة (1010) فيعطي إشارة تصفر جميع مراحل العداد وتجعله يبدأ العد من الصفر مرة أخرى. شكل (٤-٤) يبين هذا العداد. نلاحظ من هذا الشكل أن العداد مكون من ٤ مراحل لأن ٣ مراحل تعطى ٨ حالات فقط، لذلك لابد من استخدام ٤ مراحل. بعد ذلك استخدمنا بوابة ناند (محلل شفرة) دخلتها هما كل من Q1 و Q3 حيث كل منها يكون واحد عند العدة العاشرة (1010) فقط. خرج بوابة الناند يذهب ليصفر جميع القالبفات من طرف التصفيير CLR الخاص بكل منها، حيث أنها يبدأ العداد من الصفر مرة أخرى. شكل (٤-٥) يبين المخطط التزامني لخرج جميع مراحل العداد. لاحظ وجود التتوء أو النبضة القصيرة جداً glitch التي ظهرت على الخرج Q1 عند العدة العاشرة. هذا التتوء يظهر لأن

الخرج Q1 عند هذه اللحظة يصعد للواحد أولاً وبعد مرور زمن قصير جداً يعود للصفر مرة ثانية. هذا الزمن هو زمن الانتشار خلال بوابة الناند ثم زمن الانتشار في القلاب خلال الطرف CLR وكل ذلك يقدر بعدد صغير من النانو ثانية. لذلك فإن عرض هذا النتوء يكون صغيراً جداً ومن الصعب رؤيته إلا بمبين ذبذبات oscilloscope على التردد أو محمل منطقي Logic analyzer. بالطبع فإن هذا النتوء يعتبر عيباً لأنّه قد يسبب بعض المشاكل في الكثير من الدوائر الرقمية. بنفس الطريقة يمكن تصميم أي عداد لأي قاعدة.



من الملاحظات المهمة للعدادات أن خرج كل مرحلة يعتبر قاسم لتردد المرحلة السابقة بمقدار ٢. فالخرج Q0 له تردد نصف تردد نبضات التزامن المدخلة. والخرج Q1 له تردد نصف تردد الخرج Q0 وبالتالي ربع تردد نبضات التزامن، وهكذا حاول متابعة ذلك على مخططات التزامن لأي عداد. بالنسبة للعداد العشري سنجد أن خرج المرحلة الرابعة Q3 يتغير عشر تردد نبضات التزامن، أي يقسم تردد الإشارة المدخلة على عشرة.

## ٤-٨ العداد التوافقى

## Synchronous Counter

كلمة توافقى هنا نقصد بها أن كل القلابات في العداد تغير من حالتها بالتوافق مع نفس نبضات التزامن. لذلك فإن طرف التزامن لكل القلابات يكون موصلا على نفس المصدر. لذلك فإننا سنرى أن هذا النوع من القلابات يكون أسرع من العدادات التموجية التي درسناها في الجزء السابق. لتصميم هذه العدادات نتبع نفس طريقة تصميم الدوائر التوافقية، حيث سنفرض جدول الحقيقة للعداد المطلوب، ونحدد قيم الدخلين J و K لكل قلاب وكل حالة. ثم من هذه الحالات نحصل على المعادلة المنطقية لكل دخل منها في أبسط صورها.


الحالة الحالية			الحالة التالية			الدخل المطلوب							
Q2	Q1	Q0	Q2	Q1	Q0	J2	K2	J1	K1	J0	K0		
0	0	0	0	0	1	0	d	0	d	1	d		
0	0	1	0	1	0	0	d	1	d	d	1		
0	1	0	0	1	1	0	d	d	0	1	d		
0	1	1	1	0	0	1	d	d	1	d	1		
1	0	0	1	0	1	d	0	0	d	1	d		
1	0	1	1	1	0	d	0	1	d	d	1		
1	1	0	1	1	1	d	0	d	0	1	d		
1	1	1	0	0	0	d	1	d	1	d	1		

جدول ٢-٨ جدول الحقيقة لعداد توافقى من ٣ مراحل


كمثال على ذلك سنصمم عداد توافقى من ٣ مراحل. جدول ٢-٨ يبين جدول الحقيقة لهذا العداد. حاول دراسة كل حالات هذا الجدول. من جدول ٢-٨ تم عمل خريطة كارنو夫 لكل دخل من دخول القلابات كما في شكل (٦-٧). الحرف d في هذا الجدول يعني do not care أي لا يهم أن تكون هذه الخلية أو هذا المتغير واحد أو صفر فلن يؤثر على النتيجة. فمثلاً لكي نغير الخرج Q0 من صفر إلى واحد فإنه يتلزم أن تكون  $J_0=1$  و  $K_0=0$  وهذا هو وضع setting أو جعل الخرج يساوى واحد كما درسنا من خواص القلاب JK. يمكن أيضاً تغيير الخرج Q0 من صفر إلى واحد بجعل كل من  $J_0=1$  و  $K_0=1$  حيث سيحدث انقلاب للخرج من صفر إلى واحد. نلاحظ من ذلك أنه لتغيير الخرج Q0 من صفر إلى واحد فلا بد أن تكون  $J_0=1$  وأما  $K_0$  فلا يهم أن تكون صفر أو واحد ولذلك نعطيها الحرف d. الخلايا التي يكون فيها الحرف d في خريطة كارنو夫 تكون مفيدة جداً في عملية التبسيط حيث في هذه الحالة فإننا نضع d بالقيمة التي تساعدننا في الحصول على تبسيط أكثر. فإذا كانت الخلية التي تحتوى على الحرف d مجاورة لخلية أو خلايا بها وحابد (كما في خريطة J0 و K0 في شكل (٦-٧)) فإننا نضع d=1 حتى نأخذه مع الخلايا المجاورة فنحصل على تبسيط أكثر. في خريطة J0 و K0 وضعنا كل الأحرف d=1 فحصلنا على أكبر تبسيط وهو  $J_0=K_0=1$ . بينما في حالة J2 و K2 فقد وضعنا خلية واحدة فقط من الخلايا d=1 وباقى الخلايا وضعناها أصفاراً حتى لا تتكلفنا كميات أخرى وتعقد المعادلة في هذه الحالة ولا تبسطها.

شكل (٦-٧) يبين الدائرة الكاملة للعداد التوافقى المكون من ٣ مراحل. لو اتبعنا نفس طريقة التصميم للعدادات المكونة من ٤ و ٥ وأى عدد من المراحل سنجد أن عملية التصميم سهلة ومتكررة حيث سنجد أن كل من الدخلين J و K

لأى مرحلة يوصلان على خرج بوابة آند دخليها هما خرج المرحلة السابقة لهذه المرحلة وخرج الآند السابقة كما في شكل (٨-٨) الذى يبين الدائرة الكاملة لعداد توافقى من خمسة مراحل.



شكل (٨-٦) خريطة كارنو夫 لدخل مراحل العداد التوافقى المكون من ٣ مراحل




شكل (٨-٧) عداد توافقى من ٣ مراحل

إن أكبر زمن تأخير يمكن أن يحدث من هذا العداد هو عندما يكون خرجه هو 01111 حيث في هذه الحالة سيكون خرج جميع بوابات الآند يساوى صفر نتيجة وجود صفر على  $Q_0$ ، وبعد إعطاء النبضة التالية فإن  $Q_0$  تصبح واحد وهذا الواحد سينتشر في كل بوابات الآند حتى يصل لآخر بوابة بعد ذلك يمكن إعطاء النبضة التالية ليقلب العداد إلى الصفر مرة ثانية. أى أن أكبر زمن تأخير يمكن أن يعطى بالمعادلة التالية لعداد مكون من  $n$  من المراحل.

$$T = (n-2)T_a + T_{ff}. \quad (2-8)$$

حيث  $T_a$  هو زمن التأخير لبوابة آند، و  $T_{ff}$  هو زمن التأخير لقلاب واحد. لاحظ أن زمن التأخير لبوابة آند أقل بكثير من زمن التأخير للقلاب. لاحظ أيضاً أن زمن التأخير للعداد التموجي كان  $nT_{ff}$  وهذا أكبر بكثير من نظيره في العداد التوافقى كما في المعادلة (٨-٨).




بنفس الطريقة يمكن تصميم عداد توافقى لأى قاعدة. نضع جدول الحقيقة أو جدول التتابعات المطلوبة، ومنه نحصل على خريطة كارنوف لكل  $J$  و  $K$  لجميع المراحل، ثم نحصل على المعادلات المنطقية المبسطة من هذه الخرائط. ثم نبني الدوائر المنطقية تبعاً لهذه المعادلات. كمثال على ذلك فإن جدول ٣-٨ يبين جدول التتابعات للعداد العشري، وشكل (٩-٨) يبين الدائرة المنطقية الناتجة بعد عمليات التبسيط باستخدام خرائط كارنوف التي أعطت المعادلات المنطقية المبسطة التالية:

$$J_0 = K_0 = 1, \quad J_1 = \overline{Q_3} Q_0, \quad K_1 = Q_0, \quad J_2 = K_2 = Q_1 Q_0, \quad J_3 = Q_2 Q_1 Q_0, \quad K_3 = Q$$

	$Q_3$	$Q_2$	$Q_1$	$Q_0$	$Q_3$	$Q_2$	$Q_1$	$Q_0$	$J_3$	$K_3$	$J_2$	$K_2$	$J_1$	$K_1$	$J_0$	$K_0$
0	0	0	0	0	0	0	0	1	0	d	0	d	0	d	1	d
1	0	0	0	1	0	0	1	0	0	d	0	d	1	d	d	1
2	0	0	1	0	0	0	1	1	0	d	0	d	d	0	1	d
3	0	0	1	1	0	1	0	0	0	d	1	d	d	1	d	1
4	0	1	0	0	0	1	0	1	0	d	d	0	0	d	1	d
5	0	1	0	1	0	1	1	0	0	d	d	0	1	d	d	1
6	0	1	1	0	0	1	1	1	0	d	d	0	d	0	1	d
7	0	1	1	1	1	0	0	0	1	d	d	1	d	1	d	1
8	1	0	0	0	1	0	0	1	d	0	0	d	0	d	1	d
9	1	0	0	1	0	0	0	0	d	1	0	d	0	d	d	1
10	1	0	1	0	d	d	d	d	d	d	d	d	d	d	d	d
11	1	0	1	1	d	d	d	d	d	d	d	d	d	d	d	d
12	1	1	0	0	d	d	d	d	d	d	d	d	d	d	d	d
13	1	1	0	1	d	d	d	d	d	d	d	d	d	d	d	d
14	1	1	1	0	d	d	d	d	d	d	d	d	d	d	d	d
15	1	1	1	1	d	d	d	d	d	d	d	d	d	d	d	d

جدول ٣-٨ جدول الحقيقة لعداد عشري توافقى




## ٥-٨ العدادات التنازلية Down Counters

	Q2	Q1	Q0
0	0	0	0
1	1	1	1
2	1	1	0
3	1	0	1
4	1	0	0
5	0	1	1
6	0	1	0
7	0	0	1
8	0	0	0

**جدول ٤-٨ خرج عداد تموجي تنازلى من ٣ مراحل**


بتغيير بسيط في العداد التموجي التصاعدي يمكن أن نحصل على عداد تنازلي. العداد التنازلي هو الذي يعد ابتداء من أعلى قيمة له متوجهها إلى أقل قيمة وهي الصفر. شكل (١٠ - ٨) يبين دائرة لعداد من هذا النوع مكون من ثلاث مراحل. كل ما تم عمله في هذه الدائرة أنشأ جعلنا الخرج المعكوس لكل مرحلة  $\bar{Q}$  هو المستخدم كنبضات تزامن للمرحلة التالية. مع فرض أن جميع المراحل كانت أصفاراً في البداية، فإنه مع أول نبضة تزامن للمرحلة الأولى يتغير خرجها  $Q_0$  من صفر إلى واحد وبالتالي فإن خرجها المعكوس  $\bar{Q}_0$  يتغير من واحد إلى الصفر، وهذا يسبب تغير خرج المرحلة الثانية  $Q_1$  من صفر إلى الواحد، وبالتالي خرجها المعكوس  $\bar{Q}_1$  يتغير هو التالي من واحد إلى الصفر، وهكذا فإنه مع أول نبضة تزامن ينقلب خرج جميع المراحل من صفر إلى واحد. بعد ذلك يستمر العداد في عملية العد التنازلي كما في جدول ٤-٨ الذي يبين حالات هذا العداد.




## ٦-٨ العدادات التصاعدية التنازلية


### Up/Down Counter

هذا العداد لديه المقدرة على أن يعد في كلا الاتجاهين، التصاعدى أو التنازلى. لذلك فأحياناً يطلق عليه ثنائى الاتجاه. عملية الانتقال من اتجاه معين للعد إلى اتجاه الآخر تتم عن طريق خط تحكم بحيث عندما يكون هذا الخط يساوى واحد فإن العداد يعد تصاعدياً، وعندما يكون خط التحكم صفرًا فإن العداد يعد تنازلياً. عملية التحول من اتجاه آخر يمكن أن تتم عند أى لحظة، أى أنه ليس بالضرورة أن يستمر العداد في اتجاه معين حتى يصل إلى نهايته حتى يسمح بتغيير الاتجاه. لذلك يمكن كتابة تتابعات الدخل كما يلى:




واضح أنه لكي يعمل العداد في الاتجاه التصاعدى فعلينا بإمرار خرج أى مرحلة سابقة كنبضات تزامن للمرحلة التالية، ولكي يعمل كعداد تنازلى فعلينا بإمرار معكوس خرج كل مرحلة كنبضات تزامن للمرحلة التالية. شكل (١١-٨) يبين دائرة عداد تصاعدى تنازلى من النوع التموجى مكونة من ثلاث مراحل. شكل (١٢-٨) يبين دائرة عداد تصاعدى تنازلى من النوع التوافقى ومكونة من ثلاث مراحل أيضاً ويمكن تعديمهما لأى عدد من المراحل. حاول تتبع هذه الدائرة واستنتاج جميع حالاتها وارسم المخطط الزمنى لخرج كل مرحلة من مراحل هذا العداد.





## ٧-٨ الشريحة 7490 عداد عشرى توجى

تتكون هذه الشريحة من ٤ قلابات من النوع السيد والتتابع موصولة داخليا في جزأين. الجزء الأول عبارة عن عداد ثانى (أى قاسم على ٢)، والجزء الثانى عبارة عن عداد خماسى (أى قاسم على ٥). كل جزء له مدخل خاص بنبضات الساعة. المدخل CLK0 هو طرف التزامن الخاص بالعداد الثنائى، والطرف CLK1 هو طرف التزامن الخاص بالعداد الخماسى. بتوصيل الجزأين مع بعضهما تحصل على عداد عشرى (أى قاسم على ١٠). الجزء الخماسى في العداد موصلاً توصيلاً تموجياً ويغير حالته على الحافة النازلة لنبضات الساعة. هناك طرف تصفير



و MR2 و MR1 بحيث يتم تصفير كل مراحل العداد عندما يكون كل من هذين الطرفين يساوى واحد في نفس الوقت لأن الدخلين يدخلان على بوابة آند موجودة داخل الشريحة. هناك أيضاً الطرفان MS1 و MS2 اللذان يجعلان الخرج يساوى تسعه (آخر حالة في العداد) عندما يكون كل من الخطين يساوى واحد أيضاً في نفس الوقت لأن الدخلين يدخلان على بوابة آند داخل الشريحة. الشريحة لها ٤ أطراف للخرج تظهر عليها حالات العداد. الطرفان ١٣ و ٤ في الشريحة غير موصلان NC أي لا يحملان أي إشارة سواء كدخل أو خرج من الشريحة. الشريحة لها ١٤ طرف، الطرف ٥ هو طرف القدرة Vcc والطرف ١٠ هو الأرضي GND. التردد الأقصى لهذا العداد هو ٣٠ ميجاهرتز. في حالة الشريحة 74ls90 فإن هذا التردد يصل إلى ٤٢ ميجاهرتز. تيار مصدر القدرة لهذه الشريحة يساوى


٥-٨ ميللى أمبير و ٩ ميللى أمبير للشريحة 7490s. شكل (٨-٣) يبين الرسم المنطقي لهذه الشريحة وجدول ٨-٥ يوضح جدول الحقيقة لها. الإشارة X في جدول الحقيقة تعنى لا يهم أن يكون هذا الطرف واحد أو صفر.

خطوط التحكم				الخرج			
MR1	MR2	MS1	MS2	Q0	Q1	Q2	Q3
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
L	X	L	X	Count			
X	L	X	L	Count			
L	X	X	L	Count			
H	L	L	X	Count			

جدول ٨-٥ جدول الحقيقة للشريحة 7490

## ٨-٨ الشريحة 7492 عداد قووجي قاسم على ١٢

تتكون هذه الشريحة من ٤ قلابات من النوع السيد والتتابع موصلة داخليا في جزأين. الجزء الأول عبارة عن عدد ثانئي (أى قاسم على ٢)، والجزء الثاني عبارة عن عدد سادسى (أى قاسم على ٦). كل جزء له مدخل خاص بنبضات الساعة. المدخل CLK0 هو طرف التزامن الخاص بالعداد الثنائى، والطرف CLK1 هو طرف التزامن الخاص بالعداد السادسى. بتوصيل الجزأين مع بعضهما تحصل على عداد يعد إلى ١٢ (أى قاسم على ١٢). العداد موصل




خطوط التحكم		الخرج			
MR1	MR2	Q0	Q1	Q2	Q3
H	H	L	L	L	L
L	H	Count			
H	L	Count			
L	L	Count			

جدول ٦-٨ جدول حقيقة الشريحة 7492

توصيلاً قووجياً ويغير حالته على الحافة النازلة لنبضات الساعة. هناك طرق تصفير MR1 و MR2 بحيث يتم تصفير كل مراحل العداد عندما يكون كل من هذين الطرفين يساوى واحد في نفس الوقت لأن الدخلين يدخلان على بوابة آند داخل الشريحة. الشريحة لها ٤ أطراف للخرج تظهر عليها حالات العداد. الأطراف ٢ و ٣ و ٤ و ١٣ في الشريحة غير موصلة NC أي لا تحمل أي إشارة سواء كدخل أو خرج من الشريحة. الشريحة لها ١٤

طرف، الطرف ٥ هو طرف القدرة  $V_{CC}$  والطرف ١٠ هو الأرضى GND. التردد الأقصى لهذا العداد هو ٢٨ ميجاهاertz. في حالة الشريحة 74ls90 فإن هذا التردد يصل إلى ٤٢ ميجاهاertz. تيار القدرة لهذه الشريحة يساوى ٢٨ ميللى أمبير و ٩ ميللى أمبير في حالة الشريحة 74ls90. شكل (٨-٨) يبين الرسم المنطقي لهذه الشريحة وجدول ٧-٨ يوضح جدول الحقيقة لها.

## ٩-٨ الشريحة 7493 عداد توجى ٤ مراحل



تتكون هذه الشريحة من ٤ قلابات من النوع السيد والتتابع موصلة داخلياً في جزأين. الجزء الأول عبارة عن عداد ثانى (أى قاسى على ٢)، والجزء الثانى عبارة عن عداد ثمانى (قاسى على ٨). كل جزء له مدخل خاص بنبضات الساعة. المدخل CLK0 هو طرف التزامن الخاص بالعداد الثنائى، والطرف CLK1 هو طرف التزامن الخاص بالعداد الثمانى. بتوصيل الجزأين مع بعضهما تحصل على عداد سبعادى (قاسى على ١٦). الجزء الثمانى في


العداد متوصلاً توصيلاً توجياً ويغير حالته على الحافة النازلة لنبضات الساعة. هناك طرف تصفير MR1 و MR2 بحيث يتم تصفير كل مراحل العداد عندما يكون كل من هذين الطرفين يساوى واحد في نفس الوقت لأن المدخلين يدخلان على بوابة آند موجودة داخل الشريحة. الشريحة لها ٤ أطراف للخرج تظهر عليها حالات العداد. الأطراف ٤ و ٦ و ٧ و ٣ في الشريحة غير متوصلاً Not Connected, أي لا يحملان أى إشارة سواء كدخل أو خرج من الشريحة. الشريحة لها ١٤ طرف، الطرف ٥ هو طرف القدرة  $V_{CC}$  والطرف ١٠ هو الأرضى GND. أقصى تردد لهذا العداد هو ٤٠ ميجاهاertz. في حالة الشريحة 74ls90 فإن هذا التردد يصل إلى ٤٢ ميجاهاertz. تيار القدرة لهذه الشريحة يساوى ٢٨ ميللى أمبير و ٩ ميللى أمبير في حالة الشريحة 74ls90. شكل (٨-٨) يبين الرسم المنطقي لهذه الشريحة وجدول ٧-٨ يوضح جدول الحقيقة لها.

خطوط التحكم		الخرج			
MR1	MR2	Q0	Q1	Q2	Q3
H	H	L	L	L	L
L	H	Count			
H	L	Count			
L	L	Count			

جدول ٧-٨ جدول حقيقة الشريحة 7493

لاحظ التشابه بين محتويات الشرائح الثلاثة السابقة. لا يحملان أى إشارة سواء كدخل أو خرج من الشريحة. الشريحة لها ١٤ طرف، الطرف ٥ هو طرف القدرة  $V_{CC}$  والطرف ١٠ هو الأرضى GND. أقصى تردد لهذا العداد هو ٤٠ ميجاهاertz. في حالة الشريحة 74ls90 فإن هذا التردد يصل إلى ٤٢ ميجاهاertz. تيار القدرة لهذه الشريحة يساوى ٢٨ ميللى أمبير و ٩ ميللى أمبير في حالة الشريحة 74ls90. شكل (٨-٨) يبين الرسم المنطقي لهذه الشريحة وجدول ٧-٨ يوضح جدول الحقيقة لها.

## ١٠-٨ الشائع 74160 و 74162 عداد توافقى عشري



هذه الشائع تتكون من ٤ قلابات موصولة داخلياً لتكون عداد عشري (فاسم على ١٠ توافقى، والشريحتان متماثلتان تماماً). يمكن تحميل العداد بأى قيمة ابتدائية يبدأ العد من عندما مع أول نبضة تزامن بعد تحميل هذه القيمة بتنشيط الطرف  $\overline{PE}$  يجعله يساوى صفر. عند تنشيط هذا الطرف فإن القيمة الموجودة على المدخل D0 إلى D3 تنتقل إلى الخرج المقابل حيث تبدأ عملية العد من هذه القيمة. يجب أن يكون كل من الطرفين CET و CEP يساوى واحد في نفس الوقت حتى يعمل العداد في الوضع الطبيعي. الخرج يتغير مع الحافة الصاعدة لنسبات التزامن CLK.

	خطوط دخل وتحكم							الخرج
	$\overline{MR}$	CLK	CEP	CET	$\overline{PE}$	Dn	Qn	TC
تصفير	L	↑	X	X	X	X	L	L
تحميل	H	↑	X	X	L	Dn	Dn	L
عد	H	↑	H	H	L	X	عد	H(9)
لا تعلم	H	X	L	X	H	X	لا تغير	غير

جدول ٨-٨ طريقة تشغيل الشريحة 74160

عند تنشيط طرف التصفيير  $\overline{MR}$  يجعله يساوى صفر فإن جميع المخارج تصبح أصفاراً وذلك بعد أول نبضة تزامن قادمة. الطرف TC يصبح واحد ملدة نبضة تزامن واحدة قبل آخر حالة للعداد وهي الرقم ٩ (1001) حيث

تستخدم هذه النبضة على الطرف TC كنوبات للتوصيل مراحل أخرى للحصول على عدادات أكبر. الشريحة لها ١٦ طرف، طرف القدرة VCC هو الطرف ١٦ والأرضي هو الطرف ٨. شكل (٨-٨) يبين الرسم المنطقى للشريحة وجدول ٨-٨ يوضح طريقة التشغيل. أقصى تردد هو ٣٢ ميجاهرتز، وتيار القدرة يساوى ٦١ ميللى أمبير.


## ١١-٨ الشائع 74161 و 74163 عدادات توافقية من ٤ مراحل

هذه الشائع متماثلة تماماً مع الشائع السابقة 74160 و 74162 سوى أن الأربع قلابات موصولة داخلياً لتعتدى حتى ٥ وليس حتى ٩ كما في العداد السابق. لذلك فإن طرف الخرج TC سيعطى نبضة هنا عند العدة الأخيرة ١٥ وليس

العدة ٩ وهذا هو الاختلاف الوحيد بين العدادين. الشرائح 74161 و 74163 متماثلة تماماً من حيث الأطراف أيضاً مع الشرائح السابقة، لذلك فلا حاجة لإعادة شرح هذه الشرائح.

## ١٢-٨ عدادات توافقية 74LS168 و 74LS169

### تصاعدية/تنازليّة




الشريحة 74168 تحتوي على ٤ قلابات موصولة داخلياً لتعمل كعداد عشري (قاسِم على ١٠) توافقى، مع إمكانية العد التصاعدى أو التنازلى على حسب حالة الطرف  $D$  /  $U$ ، فإذا كان هذا الطرف يساوى واحد فإن العداد يعد تصاعدياً، وإذا وضع بصفر فالعداد يعد تنازلياً. العداد من النوع التوافقى ويعمل عند الحافة الصاعدة لنبضات التزامن. يمكن تحويل العداد بأى قيمة ابتدائية يبدأ العد من عندها من خلال أطراف الدخل  $D_0$  حتى  $D_3$  ثم وضع الطرف  $\overline{PE}$  بصفر، حيث عندما يصبح هذا الطرف صفر فإن الإشارة الموجودة على المدخل تنتقل إلى خرج العداد مع أول نبضة تزامن قادمة حيث

يبدأ العداد عملية العد من هذه القيمة. الطرف  $\overline{TC}$  يكون دائماً بواحد إلا حينما يصل العداد إلى الحالة النهائية (الرقم ٩) حيث يصبح هذا الطرف صفر لمدة نبضة تزامن واحدة ثم يرجع واحد. تستخدم هذه النبضة كنبضات تزامن لمرحل تالية يمكن توصيلها على التوالى للحصول على عدادات أكبر. الطرفان  $\overline{CET}$  و  $\overline{CEP}$  لابد أن يكون كل منهما صفر حتى يعمل العداد في الوضع الطبيعي. الشريحة لها ١٦ طرف ، الطرف رقم ١٦ هو طرف القدرة  $V_{CC}$  والطرف رقم ٨ هو طرف الأرضى. أقصى تردد هو ٣٢ ميجاهرتز، وهناك الإصدار 74168A تردد هو ٧٠ ميجاهرتز. شكل (١٧-٨) يبين الرسم المنطقي لهذه الشريحة، وجدول (٩-٨) يبين طريقة التشغيل. الشريحة 74169 متماثلة تماماً مع الشريحة 74168 في كل شيء سوى أنها موصولة داخلياً لتعد من صفر حتى ١٥ وعلى ذلك فالطرف  $\overline{TC}$  سيعطى النبضة عند العدة ١٥ وليس العدة ٩ كما سبق، والأطراف متطابقة أيضاً ولذلك فلا ضرورة لإعادة شرحها مرة ثانية.

	خطوط دخل وتحكم							الخرج
	U/ D	CLK	$\overline{CEP}$	$\overline{CET}$	$\overline{PE}$	Dn	Qn	TC
تحميل	X		X	X	L	Dn	Dn	H
عد	H L		L L	L L	H H	X X	تصاعدى تنازلى	L(9,15)
لا تعمل	X		H X	X H	H	X	لا تغير	لا تغير

جدول ٩-٨ طريقة تشغيل الشريحة 74190 و 74191 و 74LS169 و 741LS168

### ١٣-٨ الشريحة 74190 و 74191 عدادات توقفية تصاعدية/تنازلية




الشريحة 74190 عبارة عن عداد توافقى عشرى يعد تصاعدى أو تنازلى باستخدام طرف التحكم  $\overline{U}/D$ ، حيث عندما يكون هذا الطرف واحد فإن العداد يعد تنازلى، وإذا كان صفر فإن العداد يعد تصاعدى. يمكن بدأ العداد من أى قيمة عن طريق وضع هذه القيمة على المدخل المتوازية D0 حتى D3 وب مجرد وضع الخطا  $\overline{PE}$  يساوى صفر يبدأ العداد عملية العد من هذه القيمة. العداد يغير من حالته مع الحافة الصاعدة لنسبات التزامن. لكن تعمل الشريحة في عملية العد الطبيعي لابد أن يكون الطرف  $\overline{CE}$  تساوى صفر، بينما إذا كان هذا الطرف واحد فإن العداد

يتجمد عند آخر وضع وصل إليه ولا يعمل. الطرف TC يكون دائماً بصفر إلا إذا وصل العداد لقيمه النهاية (٩) في حالة العد التصاعدى أو إلى القيمة صفر في حالة العد التنازلى، حيث عندها يصبح واحد لبيان أن العداد قد وصلت قيمته إلى قيمة طرفية (عظمى أو صغرى). يجب عدم استخدام هذا الطرف كنسبات تزامن مراحل تالية لأنه يحتوى نتوءات تسبب مشاكل مع الدوائر التالية. لذلك فقد وفرت الشريحة الطرف  $\overline{RC}$  الذى يمكن استخدامه لهذا الغرض. الشريحة لها ١٦ طرفا، الطرف رقم ٦ هو طرف القدرة  $V_{CC}$  بينما الطرف رقم ٨ هو الأرضى. سرعة الشريحة ٢٥ ميجاھتز وتيار القدرة لها ٦٥ ميللى أمبير. شكل (١٨-٨) يبين الرسم المنطقي لهذا العداد. الشريحة 74191 هي

نفسها الشريحة 74190 سوى أنها تعد حتى ١٥ وهي متطابقة معها في الأطراف تماماً مع مراعاة أن الطرف TC في هذه الحالة يصبح واحد عند العدة ١٥ أو العدة صفر حسب اتجاه العد.

١٤-٨ الشراح 74192 و 74193 عدادات تصاعدية/تنازلية


الشريحة 74192 عبارة عن عدد عشرى تصاعدى تنازلى من النوع التوافقى مثل الشريحة 74190 سوى أن لها طرف CLKu لنبضات التزامن فى حالة العد تصاعدى، وطرف مخصوص آخر CLKd تدخل عليه نبضات التزامن فى حالة العد التنازلى. خرج العداد يغير حالته عند الحافة الصاعدة لنبضات التزامن سواء فى حالة العد تصاعدى أو التنازلى. عند العد تصاعدى يجب أن يكون الطرف CLKd يساوى واحد، بينما عند العد التنازلى يجب أن يكون CLKu يساوى واحد، وإلا فإن عملية العد ستكون غير منتظمة. يمكن أيضا بدأ عملية العد من أي قيمة يمكن تحميلاها من على الأطراف D0 إلى D3 وذلك عند تنشيط الطرف  $\overline{PE}$  يجعله يساوى صفر. الشريحة لها طرف تصفير



يجعل جميع المخارج تساوى MR  
 أصفارا عندما يكون هذا الطرف  
 $\overline{TCu}$  يساوى واحد. الطرف  
 يكون واحد دائما وعندما تصل  
 الشريحة إلى الرقم ٩ في حالة العد  
 التنازلي فإنه يصبح صفراء، بينما  
 الطرف  $\overline{TCd}$  فيكون واحد دائما  
 إلى أن تصل قيمة العداد إلى الصفر  
 في حالة العد التنازلي فإنه يصبح  
 صفراء تستخدم هذه الأطراف  
 لتوصيل أكثر من مرحلة من هذه  
 الشرائح للحصول على عداد أكبر.  
 الشريحة لها ١٦ طرفا، الطرف رقم  
 ١٦ هو طرف القدرة Vcc بينما

الطرف رقم ٨ هو الأرضي. سرعة الشريحة ٣٢ ميجاهرتز وتيار القدرة لها ٦٥ ميللي أمبير. شكل (١٩-٨) يبين الرسم المنطقي لهذا العداد. الشريحة 74193 هي نفسها الشريحة 74192 سوى أنها تعد حتى ١٥ وهي متطابقة معها في الأطراف تماماً مع مراعاة الحدود التي تتغير عندها الخطين  $\overline{TCd}$  و  $\overline{TCu}$ .

## ١٥-٨ الشريحة 74LS197 عداد توجى ٤ مراحل



ت تكون هذه الشريحة من ٤ قلابات موصولة تصبيلاً توجياً على جزأين. الجزء الأول عبارة عن عداد ثانى (قاسى على ٢) والعداد الثانى عبارة عن عداد ثمانى (أى قاسى على ٨). كل جزء له طرف نبضات التزامن الخاص به، وكل الجزاين يغير حالته عند الحافة النازلة للنبضات. CLK0 هو طرف التزامن للعداد الثنائى، والطرف CLK1 هو طرف التزامن للعداد الثنائى. الشريحة لها طرف تصفير  $\overline{MR}$  منخفض الفاعلية الذى عندما يكون صفر، فإن جميع مخارج العداد تصبح أصفاراً. أيضاً يمكن بدأ العداد من أى قيمة يتم إدخالها

من على أطراف الدخول D0 حتى D3 وذلك عند تشبيط طرف التحميل  $\overline{PE}$  المنخفض الفاعلية. الشريحة لها ١٤ طرفاً، الطرف رقم ١٤ هو طرف القدرة Vcc بينما الطرف رقم ٧ هو الأرضي. سرعة الشريحة ٤٠ ميجاھرتز وتيار القدرة لها ١٦ ميللى أمبير. شكل (٨-٢٠) يبين الرسم المنطقى لهذا العداد، وجدول ١٠-٨ يبين طريقة تشغيله.

	الدخل					الخرج
	$\overline{MR}$	$\overline{PE}$	CLK	Dn	Qn	
تصفيير	L	X	X	X	L	
تحميل	H	L	X	L	L	
	H	L	X	H	H	
عد	H	H	↓	X	عد	


جدول ١٠-٨ تشغيل العداد 74LS197

## ١٦-٨ الشريحة 74LS290 عداد عشري توجى

يتكون هذا العداد من ٤ مراحل مقسمة على جزأين، الأول قاسى على ٢ والثانى قاسى على ٥ وكل من الجزاين موصلاً تصبيلاً توجياً باستخدام قلابات من نوع السيد والتتابع. كل جزء له طرف التزامن الخاص به حيث يتم تغيير الخرج مع الحافة النازلة لهذه النبضات. هناك طرفان لتصفيير الخرج MR1 و MR2 وكل منهما عالى الفاعلية ولا بد أن يكون كل منهما يساوى واحد في نفس الوقت حتى يتم تصفيير العداد لأنهما موصلان من خلال بوابة آند داخل الشريحة. هناك أيضاً الطرفان MS1 و MS2 حيث عندما يكون كل منهما يساوى واحد في نفس الوقت يتم وضع الخرج في الحالة النهائية ٩ (1001). كلا الدخلين موصل من خلال بوابة آند داخل الشريحة أيضاً. يمكن توصيل الجزاين للحصول على عداد عشري. الشريحة لها ١٤ طرف، الطرف رقم ١٤ هو طرف القدرة Vcc بينما الطرف رقم ٧ هو الأرضي والطرفان

٦ و ٩ غير مستخدمين أو غير موصلين NC. سرعة الشريحة ٤٢ ميجاهاertz وتيار القدرة لها ٩ ميللى أمبير. شكل (٢١-٨) يبين الرسم المنطقي لهذا العداد، وجدول ١١-٨ يبين طريقة تشغيله.

## ١٧-٨ عداد ثانى توجى ٤ مراحل



يتكون هذا العداد من ٤ مراحل مقسمة على جزأين ، الأول قاسى على ٢ والثانى قاسى على ٨ وكل من الجزأين موصى بوصولاً توجياً باستخدام قلابات من نوع السيد والتتابع. كل جزء له طرف التزامن الخاص به حيث يتم تغيير الخرج مع الحافة النازلة لهذه النبضات. هناك طرفان لتصفير الخرج MR1 و MR2 وكل منهما على الفعالية ولابد أن يكون كل منهما يساوى واحد في نفس الوقت حتى يتم تصفير العداد لأنهما موصلان من خلال بوابة آند داخل الشريحة. الشريحة لها ١٤ طرفاً، الطرف رقم ١٤ هو طرف القدرة Vcc بينما الطرف رقم ٧ هو الأرض والأطراف ١ و ٣ و ٦ غير مستخدمه أو غير موصلة Not connected، NC. سرعة الشريحة ٤٢ ميجاهاertz وتيار القدرة لها ٩ ميللى أمبير.

شكل (٢٢-٨) يبين الرسم المنطقي لهذا العداد، وجدول ١٢-٨ يبين طريقة تشغيله.


الدخل				الخرج			
MR1	MR2	MS1	MS2	Q3	Q2	Q1	Q0
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
L	X	L	X	عدد			
X	L	X	L	عدد			
L	X	X	L	عدد			
X	L	L	X	عدد			

جدول ١١-٨ تشغيل العداد 74LS290

الدخل		الخرج			
MR1	MR2	Q3	Q2	Q1	Q0
H	H	L	L	L	L
H	L	عدد			
L	H	عدد			
L	L	عدد			


جدول ١٢-٨ تشغيل العداد 74LS293

## ١٨-٨ الشريحة 74LS390 عدادان عشريان توجیان



تحتوي هذه الشريحة على عدادين كل منهما مكون من جزأين، الأول مرحلة واحدة قاسم على ٢، والثانية ٣ مراحل موصلة كعداد خماسي (قاسم على ٥). أى أن هذه الشريحة تحتوى ٤ أجزاء، اثنان كل منهما مرحلة واحدة تعمل كعداد ثانى، واثنان كل منهما ٣ مراحل موصلة كعداد خماسي. لذلك فإنه يمكن توصيل أجزاء هذه الشريحة للحصول قاسم (عداد)

على: ٢ و ٤ و ٥ و ١٠ و ٢٠ و ٢٥ و ٥٠ و ١٠٠. كل جزء من أجزاء الشريحة له طرف خاص بنبضات التزامن حيث يغير كل عداد من حالته مع الحافة النازلة للنبضات. كل عداد في الشريحة له طرف تصفيير MR خاص به يصفر جميع المخارج الخاصة بهذا العداد عندما يكون واحد. الشريحة لها ١٦ طرف، الطرف رقم ١٦ هو طرف القدرة Vcc بينما الطرف رقم ٨ هو الأرضي. سرعة الشريحة ٥٥ ميجاھرتز وتيار القدرة لها ١٥ ميلي أمبير. شكل (٢٣) يبين الرسم المنطقي لهذا العداد.




## ١٩-٨ الشريحة 74LS393 عدادان ثنائيان توجیان كل منهما ٤ مراحل

تتكون هذه الشريحة من عدادان كل منهما مكون من ٤ مراحل موصلة داخلياً كعداد توجی ثانی سبع عشر (قاسم على ١٦). كل عداد له طرف تزامن خاص به، وكل عداد يغير حالته مع الحافة النازلة لنبضات التزامن. كل عداد أيضاً له طرف تصفيير عالي الفعالية خاص به يصفر جميع مخارجيه عندما يكون واحد. الشريحة لها ١٤ طرف، الطرف رقم ١٤ هو

طرف القدرة  $V_{CC}$  بينما الطرف رقم 7 هو الأرضي. سرعة الشريحة ٣٥ ميجاهاertz وتيار القدرة لها ١٥ ميللي أمبير. شكل (٢٤) يبين الرسم المنطقي لهذا العداد.

## ٢٠-٨ تطبيقات العدادات

### ١-٢٠-٨ الساعة الرقمية







من أشهر تطبيقات العدادات الساعة الرقمية. تتركز فكرة الساعة الرقمية على وجود نبضات ترددتها ١ هرتز (١ نبضة في الثانية). هناك أكثر من طريقة يمكن بها الحصول على هذه النبضات. أول هذه الطرق هو عن طريق استخدام مذبذب بتعدد عالي جداً ١٠ ميجاهاertz مثلًا ثم نمرر إشارة هذا المذبذب على عدة مراحل للقسمة على ١٠ مثلاً حتى يصل التردد إلى ١ هرتز حيث يمكن استخدامه كدخل للساعة. الهدف من وجود

مذبذب بتعدد عالي ثم إجراء عمليات القسمة هو الحصول على دقة عالية للساعة لأنه من الصعب جداً تصميم مذبذب بالمكونات الإلكترونية العادية بدقة معقولة. الطريقة الثانية للحصول على نبضات بتعدد ١ هرتز بدقة جيدة جداً هو عن طريق استخدام إشارة من خط القدرة المنزلي ذو التردد ٥٠ هرتز أو ٦٠ هرتز في بعض البلدان. سنحتاج في البداية لمحول ٢٢ إلى ٥ فولت ثم مقارن (أحد إصدارات مكير العمليات) لتحويل الموجة الجيبية إلى مربعة بمقدار حوالي ٥ فولت. بعد ذلك نقوم بقسمة تردد هذه الموجة على ٥٠ أو ٦٠ باستخدام أحد شرائح العدادات التي شرحناها. بذلك تكون قد حصلنا على إشارة مربعة بتعدد ١ هرتز ومقدار ٥ فولت جاهزة للاستخدام لتشغيل الساعة. شكل (٨-٢٥) يبين رسمياً صندوقياً كاملاً لمحطيات الساعة في حالة الحصول على نبضات التزامن بالطريقة الثانية، أي من إشارة خط القدرة المنزلي. لاحظ وجود ٤ مراحل في هذا الشكل وهي كالتالي:

- ١ - مرحلة تحية الإشارة للحصول على إشارة ذات تردد ١ هرتز باستخدام قاسم على ٥٠ الذي يتكون من مرحلتين، مرحلة قسمة على ١٠ (عداد عشري) ومرحلة قسمة على ٥. ونحن نرشح استخدام الشريحة ٧٤١٦٠ للاستخدام كعداد عشري كما في شكل (٨-٢٦)، وهي نفسها أيضاً باستخدام مشفر للرقم ٥ يصرف الشريحة عند الرقم ٥ كما في شكل (٨-٢٧) الذي يبين تشغيل الرقم ٦ باستخدام بوابة ناند تم توصيل خرجها لعمل تصفيير للعداد من الطرف MR المنخفض الفعال.
- ٢ - يتم إدخال الإشارة ذات التردد ١ هرتز على قاسم على ٦٠ مكون من مرحلتين من الشريحة ٧٤١٦٠. المرحلة الأولى قاسم على ١٠ كما في شكل (٨-٢٦) وخرجها يمثل آحاد الثنائي، والمرحلة الثانية قاسم على ٦ كما في شكل (٨-٢٧) وخرجها يمثل عشرات الثنائي.
- ٣ - يتم تكرار الخطوة ٢ للحصول على عداد الدقائق كما في شكلي (٨-٢٦ و ٨-٢٧).


٤ - بالنسبة لمرحلة عداد الساعات فإنها تتكون من عدد عشرى كما في شكل (٨-٢٦) لخانة الآحاد. خانة العشرات في الساعات عبارة عن قلاب فقط لأنه في هذه المرحلة مطلوب العد حتى الساعة ١٢ وبعدها يقلب إلى الساعة واحدة. شكل (٨-٢٨) يوضح كيفية توصيل الشريحة ٧٤١٦٠ والقلاب للحصول على مرحلة الساعات.






## ٢١-٨ تمارين

- ١- ارسم المخطط الزمني للعداد التم وجى الموضح في شكل (٨-١).
- ٢- افترض أن زمن الانتشار لكل قلاب في تمرين ١ يساوى ٨ نانو ثانية، احسب زمن الانتشار الكلى للعداد، وأقصى تردد يعمل عنده هذا العداد.



- ٣- صمم عداد بالقاعدة التالية (عدد الحالات): ٩ و ١١ و ١٣ و ١٤ و ٢٥ و ٥٠. العدادات من النوع التموجي.




- ٤- اقترح شرائح حقيقة للاستخدام في تمرين ٣.

- ٥- أعد التمرين رقم ٢ إذا كان العداد من النوع التوافقى.

- ٦- صمم عداد توقفى من سبعة مراحل وارسم المخطط الزمنى لجميع مراحله.

- ٧- أعد التمرين رقم ٣ ولكن على عدادات من النوع التوافقى.



- ٨- استخدم نفس طريقة تصميم العدادات التوافقية في تصميم عداد للتابع التالي: 00 ثم 10 ثم 11 ثم 00 وهكذا إلى مالا نهاية.

استخدم قلابات JK.

- ٩- أعد التمرين ٨ ولكن للتابع التالي: 0 ثم 9 ثم 1 ثم 8 ثم 2 ثم 7 ثم 3 ثم 6 ثم 5 ثم 4 ثم 3 ثم 2 وهكذا إلى مالا نهاية.

- ١٠- صمم عداد تصاعدى تنازلى من النوع

التموجى مكون من ٤ مراحل. ارسم المخطط الزمنى على كل المخرج وعلى خط التحكم U/D أثناء مرور العداد بالتابع التالي:

0, 1, 2, 3, 4, 5, 4, 3, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 3, 4, 5, 4, 3, 2, 1

- ١١- حدد التتابع الناتج من العداد الموضح في شكل (٨-١١).
- ١٢- صمم عداد ثنائى بعد حتى ١٠٠٠٠ ، وآخر يعد حتى ١٠٠٠٠٠ . استخدم شرائح عدادات حقيقية.
- ١٣- شكل (٨-١٣) يبين عداد قاسم على ١٦ موصلا على محلل شفرة. أكتب جدول الحقيقة لمحلل الشفرة عند كل حالة من حالات العداد.
- ١٤- صمم عداد يعد حتى ١٠٠٠ مستخدما الشريحة ٧٤١٦٠ .
- ١٥- عدل التصميم السابق حتى يمكن للعداد أن يعد حتى ٣٠٠٠٠ .
- ١٦- صمم دائرة تستشعر وجود زمن معين في الساعة الرقمية في شكل (٨-٢٥) واستخدم هذه الإشارة لضرب جرس تنبيه.
- ١٧- صمم عداد لساحة انتظار سيارات بحيث يبين العداد عدد السيارات الموجودة في الساحة عند أي لحظة. استخدم عداد تصاعدي تنازلي بحيث مع دخول سيارة يزداد العداد بواحد ومع خروج سيارة ينقص بمقدار واحد.
- ١٨- استخدم نفس الفكرة في تمرين ١٥ لإظهار عدد الأشخاص في حجرة معينة، واستخدم ذلك لإضاءة الحجرة طالما أن بها شخص أو أكثر، واطفاء النور بالحجرة عندما يصل عدد الأشخاص إلى الصفر.
- ١٩- اشرح كيف تستخدم الدائرة الموضحة في شكل (٨-١٣) لعمل نظام إضاءة يضيء تابع من اللعبات من اليمين إلى اليسار ثم يبدأ مرة ثانية من اليمين لليسار وهكذا يتكرر ذلك إلى مالا نهاية.
- ٢٠- أعد التمرين السابق بحيث تتم الإضاءة من اليمين لليسار ثم من اليسار لليمين مرة أخرى وذلك إلى مالا نهاية.

# الفصل التاسع

٩

مسجلات الإزاحة


Shift Registers

**١-٩ مقدمة**


**مسجلات الإزاحة** shift registers من المكونات الإلكترونية الكثيرة الاستخدام في الكثير من التطبيقات الرقمية. يستخدم مسجل الإزاحة في تسجيل البيانات الرقمية حيث يمكن إجراء بعض العمليات على محتويات هذا المسجل. من هذه العمليات مثلاً، إزاحة البيانات من اليمين إلى اليسار أو العكس، أو دوران البيانات من اليمين لليسار أيضاً أو العكس. يمكن إدخال البيانات على المسجل على التوازي وإخراجها على التوالى، أو إدخالها على التوالى ثم إخراجها على التوازي. كل هذه العمليات سترى في هذا الفصل كيفية تحقيقها.

**٢-٩ وحدة بناء مسجل الإزاحة**

وحدة بناء مسجل الإزاحة هي القلاب من النوع D. هذا القلاب له دخل واحد اسمه D، والدخل الآخر هو طرف التزامن CK كما رأينا في الفصل السابع. هذا القلاب له خرج Q وعكسه  $\bar{Q}$ . الإشارة الموجودة على الدخل D تنتقل إلى الخرج Q بعد إعطاء نبضة على طرف التزامن CK، ومن هنا كانت التسمية D اختصاراً لكلمة تأخير delay. شكل (١-٩) يبين قلاب من النوع D وكيفية تسجيل الدخل على الخرج على سبيل التذكرة.

**٣-٩ العمليات المختلفة على محتويات مسجل الإزاحة**


كما ذكرنا فإنه هناك الكثير من العمليات التي يمكن إجراؤها على محتويات مسجل الإزاحة. شكل (٢-٩) يبين رسمياً تخطيطياً لهذه العمليات.



## ٤- الإدخال والإخراج المتتالي للبيانات

### Serial In Serial Out

شكل (٣ - ٩) يبين طريقة توصيل ٤ قلابات من النوع D لعمل كمسجل إزاحة يمكن إزاحته من اليسار للليمين مع كل نبضة على طرف التزامن CK. يتم إدخال البيانات من أقصى يسار المسجل وإخراجهما على التوالي من أقصى يمين المسجل. جدول ١-٩ يبين محتويات كل قلاب مع كل نبضة من نبضات التزامن بفرض أن المسجل قد تم تصفيه في البداية، والبيانات المراد إدخالها إلى المسجل هي 1011. لاحظ من الجدول أنه بعد ٤ نبضات تم إدخال كل البيانات في المسجل.




CK	D0	Q0	Q1	Q2	Q3
0	0	0	0	0	0
1	1	1	0	0	0
2	1	1	1	0	0
3	0	0	1	1	0
4	1	1	0	1	1

جدول ١-٩ بعد ٤ نبضات تزامن تم تسجيل الدخل 1011 على خرج المسجل

CK	D0	Q0	Q1	Q2	Q3
4	1	1	0	1	1
5	0	0	1	0	1
6	0	0	0	1	0
7	0	0	0	0	1
8	0	0	0	0	0

جدول ٢-٩ استمرار الإزاحة حتى تم تصفيير المسجل مرة أخرى



في جدول ٢-٩ تم وضع صفر على الدخل D0 وإعطاء نبضات تزامن حيث نلاحظ أنه بعد ٤ نبضات خرجت كل البيانات الموجودة داخل المسجل من الخرج Q3 وتم تصفيير المسجل مرة أخرى. شكل (٩ - ٤) يبين تغير الخرج على كل

قلاب من قلابات المسجل الموجود في شكل (٣ - ٩) مع الزمن عند وضع دخل معين على الدخل D3 وإعطاء نبضات على طرف التزامن CK ، تتبع هذا الشكل وحاول فهمه.

## ٩ - ٥ إدخال البيانات على التوالى وإخراجها على التوازى


### Serial In Parallel Out

في شكل (٩ - ٣) تم إدخال البيانات على التوالى من اليسار. بعد أى عدد من نبضات التزامن يمكن قراءة الخرج من على كل الخروج  $Q_0 Q_1 Q_2 Q_3$  مرة واحدة على التوازى. بذلك تكون قد أدخلنا البيانات على التوالى من ناحية اليسار وقرأناها مرة واحدة على التوازى.

## ٩ - ٦ الإزاحة على التوالى من اليمين لليسار

### Serial Right To Left Shift

بإعادة ترتيب التوصيلات بين القلابات في شكل (٩ - ٣) يمكن إدخال البيانات من ناحية اليمين وإزاحتها من اليمين لليسار مع كل نبضة تزامن. لاحظ أنه في هذه الحالة تم توصيل خرج كل قلاب كدخل للقلاب الذى على يساره. شكل (٩ - ٥) يبين هذا المسجل.



شكل (٩ - ٥) مسجل إزاحة من اليمين لليسار على التوالى


اكتب محتويات المسجل الموجود في شكل (٩ - ٥) مع كل نبضة تزامن لإدخال البيانات 1011 في جدولين كما في الجدولين ١ - ٩ و ٢ - ٩. ارسم شكل الإشارة على كل خرج مع الزمن في حالة الإزاحة من اليمين لليسار كما في شكل (٤ - ٩).

## ٧ - ٧ مسجل الإزاحة عام الأغراض

سنقدم في هذا الجزء مسجلًا عام الأغراض يمكن له عمل جميع أنواع الإزاحة المتتالية من اليمين لليسار أو العكس، كما يمكن له إدخال البيانات على التوالى وإخراجها على التوازى، أو إدخال البيانات على التوازى وإخراجها على التوالى. كل

هذه العمليات تتم من خلال خطوط تحكم يمكن بها اختيار العملية المطلوبة. شكل (٩ - ٦) يبين هذا المسجل. حاول أن تتبع كل العمليات السابقة على هذا المسجل.

في شكل (٩ - ٦) يوضع خط التحكم  $C_{hold} = 0$  يتم منع نبضات التزامن من المرور إلى أطراف القلابات ويتجدد المسجل على وضعه ولا يتغير خوجه إلى أن يصبح هذا الخط واحد حيث عندها يسمح لنبضات التزامن بالمرور ويعمل المسجل. الخط  $CS/P$  يستخدم لاختبار التعامل على التوالى أم على التوازي. بوضع الخط  $CS/P = 1$  فإن المسجل يعمل في الإزاحة على التوالى، ويكون اتجاه الإزاحة على حسب الإشارة الموجودة على الخط  $CL/R$ . فإذا كان الخط  $CL/R = 1$  فإن الإزاحة تكون من اليسار إلى اليمين، ويتم إدخال البيانات المتتالية من ناحية اليسار (DL). أما إذا كان الخط  $CL/R = 0$  فإن الإزاحة تكون من اليمين لليسار ويتم إدخال البيانات من ناحية اليمين على الطرف (DR). أما إذا كان الخط  $CS/P = 0$  فإن كل مسارات الإزاحة المتتالية تغلق سواء من اليمين لليسار أو العكس حيث تحدد كل بوابات AND التي تعمل في هذا الاتجاه، أما البوابات التي تدخل البيانات المتوازية ( $X_0, X_1, X_2$ ) من خلالها فإنما تنشط في هذه الحالة وبذلك تدخل هذه البيانات المتوازية مع أول نبضة تزامن. توجد الكثير من الشرائح التي تؤدي جزء من ما يقوم به مثل هذا المسجل العام وشرائح تؤدي كل وظائفه، وسنقدم فيما يلى بعض هذه الشرائح.




## ٨ - ٩ الشريحة 7491 مسجل إزاحة توالى ٨ بت 8 bit serial left to right shift register

الشريحة 7491 عبارة عن مسجل إزاحة توالى ومن اتجاه واحد فقط ذو ٨ بิตات. البيانات الدخلة تدخل من أحد طرق الدخل  $Dsa$  أو  $Dsb$  اللذان يمثلان طرق دخل لبوابة AND. لذلك فإنه إذا كان  $Dsa=Dsb=1$  فإنه يتم إدخال ١ إلى المسجل ويمكن إزاحته مع كل نبضة تزامن. أما إذا كان  $Dsa=Dsb=0$  فإنه يتم إدخال صفر إلى المسجل. بوضع أحد الطرفين يساوى واحد، فإن البيانات الدخلة تكون متساوية للبيانات الموجودة على الطرف الآخر. الشريحة تحتوى

ثمان قلابات، المراحل الأخيرة فقط هي المتاح خرجها Q7 وعكسه، لذلك فإنه كما يتضح من شكل (٩-٧) الذي يبين الرسم الطرفي للشريحة فإن معظم الأطراف غير مستخدمة. تيار القدرة لهذه الشريحة مقداره ٣,٥ ميللي أمبير وأقصى تردد لها هو ١٨ ميجا هرتز. تتم إزاحة محتويات المسجل من Q0 إلى


Q2 ثم Q1 وهكذا إلى أن تصل البيانات إلى آخر مرحلة حيث نراها على الخرج Q7. تتم هذه الإزاحة مع الحافة الصاعدة لنبضة التزامن، أي عند انتقال الإشارة على هذا الطرف من صفر إلى واحد. هذه الشريحة ليس لها طرف تصفير clear لتصغير الخرج عند الحاجة. الوسيلة الوحيدة لذلك هي إزاحة أصفارا داخل الشريحة من الدخل. طرف القدرة للشريحة هو الطرف ٥ والأرضي هو الطرف ١٠ والشريحة لها ١٤ طرفا.



شكل (٧-٩) الرسم الوظيفي  
للشريحة 7491

## ٩ - الشريحة 7494 مسجل ٤ بت إدخال توازي أو توالى ، إخراج توالى

### 4 bit parallel in serial out shift register




شكل (٨-٩) الرسم الوظيفي  
للشريحة 7494

هذه الشريحة عبارة عن مسجل ذو ٤ بت يمكن إدخال البيانات له إما على التوالى من الطرف ٧ (Ds)، أو على التوازي من مجموعة الأطراف الأولى D0a, D0b, D0c, D0d أو من مجموعة الأطراف الثانية D1a, D1b, D1c, D1d. يتم اختيار المجموعة الأولى كدخل للمسجل بوضع الطرف P10=1 والطرف P11=0 أو المجموعة الثانية كدخل للمسجل بوضع الطرف P10=0 والطرف P11=1، وذلك يعني إمكانية إدخال البيانات من واحد من المصادرين D0 أو D1. الشريحة لها طرف تصفير MR عندما يكون واحد يجعل خرج جميع المراحل أصفار. يتم إزاحة البيانات عند انتقال الإشارة على طرف التزامن CK من الصفر إلى الواحد أي الحافة الصاعدة. تيار مصدر القدرة للشريحة يساوى ٣,٥ ميللي أمبير، وزمن المرور خلالها Propagation delay يساوى ٢٥ نانو ثانية. شكل (٩-٨) يبين الرسم الطرفي لهذه الشريحة. طرف القدرة للشريحة هو الطرف رقم ٥ والأرضي هو الطرف ١٢ والشريحة مكونة من ١٦ طرفا.

## ١٠ - الشريحة 7495 مسجل ٤ بت إدخال توازي أو توالى ، إخراج توالى

### 4 bit parallel in serial out shift register

هذه الشريحة عبارة عن مسجل ذو ٤ بت يمكن إدخال البيانات له إما على التوالى من الطرف ١ (Ds)، أو على التوازي من مجموعة الأطراف D, D0, D1, D2, D3. يتم اختيار الدخل المتوازي بوضع صفر على خط التحكم ٦ (SP)، واختيار




الدخل المتوازي بوضع واحد على نفس الطرف. عند وضع البيانات على الدخل المتوازي نضع نبضات التزامن على الطرف CK2 حيث في هذه الحالة مع أول نبضة تزامن تنتقل البيانات من الدخول D0, D1, D2, D3 إلى الخروج Q0, Q1, Q2, Q3 بالترتيب. وعند وضع بيانات متتالية على الطرف DS نضع نبضات التزامن على الطرف CK1 ومع كل نبضة تزامن على هذا الطرف تنتقل البيانات من Q0 إلى Q1 ومن Q1 إلى Q2 وهكذا، أي أنها إزاحة من اليسار لليمين حيث توجد في أقصى اليسار. خروج جميع مراحل الشريحة متاحة كأطراف على العكس من الشريحة السابقة، لذلك يمكن عمل إزاحة عكسية من Q3 إلى Q2 ومن Q2 إلى Q1 وهكذا، أي من اليمين لليسار بفرض أن Q3 توجد في أقصى اليمين، وذلك بتوصيل الخرج Q3 إلى الدخل D2 والخرج Q2 إلى الدخل D1 وهكذا وذلك من خارج الشريحة. في هذه الحالة يتم إدخال البيانات المتتالية من على الطرف D3. يتم إزاحة البيانات عند انتقال الإشارة على أطراف التزامن CK1 أو CK2 من الواحد إلى الصفر أي عند الحافة المابطة. تيار مصدر القدرة للشريحة يساوي ٣٩ ميللي أمبير، وأعلى تردد هو ٣٦ ميجا هرتز. شكل (٩-٩) يبين الرسم الوظيفي لها والشريحة لها ١٤ طرفا حيث طرف القدرة هو الطرف ١٤ والأرضي هو الطرف ٧.

يمكننا فرض أن Q3 توجد في أقصى اليمين، وذلك بتوصيل الخرج Q3 إلى الدخل D2 والخرج Q2 إلى الدخل D1 وهكذا وذلك من خارج الشريحة. في هذه الحالة يتم إدخال البيانات المتتالية من على الطرف D3. يتم إزاحة البيانات عند انتقال الإشارة على أطراف التزامن CK1 أو CK2 من الواحد إلى الصفر أي عند الحافة المابطة. تيار مصدر القدرة للشريحة يساوي ٣٩ ميللي أمبير، وأعلى تردد هو ٣٦ ميجا هرتز. شكل (٩-٩) يبين الرسم الوظيفي لها والشريحة لها ١٤ طرفا حيث طرف القدرة هو الطرف ١٤ والأرضي هو الطرف ٧.

## ١١ - ٩ الشريحة 7496 مسجل ٥ بت إدخال توازي أو توازي


### إخراج توازي أو توازي

#### 5 bit parallel in serial out shift register



تتكون هذه الشريحة من ٥ بتات مع إمكانية إدخال البيانات على التوازي من على المدخل DS, D0, D1, D2, D3 بعد تنشيط الطرف PE بوضعه يساوي واحد، أو على التوالى من على المدخل DS. عند انتقال الإشارة على طرف التزامن CK من صفر إلى واحد تنتقل البيانات من المدخل المتوازي في حالة نشاط الطرف PE، أو تتم إزاحة البيانات على التوالى من DS إلى Q0 ومن Q0 إلى Q1 ومن Q1 إلى Q2 وهكذا. نتيجة وجود المخارج المتوازية الخمسة للشريحة فإنه يمكن إدخال البيانات على التوازي ثم إزاحتها في الاتجاه من Q0 إلى Q4، أو إدخال البيانات على التوالى من الطرف DS واستلامها على التوازي من المخارج. الشريحة لها طرف تصفيير  $\overline{MR}$  الذى يصفير كل المخارج عند وضعه يساوى صفر. تيار القدرة للشريحة يساوى ٤٨ ميللي أمبير، وزمن الانتقال خلالها

يساوي ٢٥ نانو ثانية. شكل (٩ - ١٠) يبين الرسم الوظيفي للشريحة وطرف القدرة لها هو ٥ والأرضي هو ١٢ والشريحة لها ١٦ طرفا.



شكل (١١ - ٩) الرسم الوظيفي للشريحة 74164

### ١٢ - ٩ الشريحة 74164 ٨ مسجل بت إدخال


توكالي، إخراج توافي

**8 bit serial in parallel out shift register**

يتكون هذا المسجل من ٨ مراحل، جميع خروجها متاحة على أطراف الشريحة Q0 إلى Q7 كما في شكل (٩ - ١١). هناك طرفان يمكن إدخال البيانات التتابعية من أي واحد منهمما وهما الطفان Dsa و Dsb حيث يستخدم أي واحد منها كطرف تنشيط للطرف الآخر لأنهما دخلان لبوابة AND.

عند إدخال البيانات التتابعية على الطرف Dsa مثلا فإن الطرف Dsb لا بد أن يكون واحد، وإذا تم إدخال البيانات التتابعية على الطرف Dsb فإن الطرف الآخر Dsa لا بد أن يكون واحد أيضا.

يمكن ربط الطفين Dsa و Dsb مع بعضهما وإدخال البيانات التتابعية من خلالهما في نفس الوقت. مع كل انتقال لنبضات التزامن من صفر إلى واحد تتم إزاحة البتات من الدخل التتابعى إلى Q0، ومن Q0 إلى Q1، ومن Q1 إلى Q2 وهكذا إلى Q7. الطرف  $\overline{MR}$  طرف تصفير لجميع الخروج حيث عندما يكون هذا الطرف صفر تصفير كل الخروج. تيار القدرة للشريحة يساوى ٣٧ ميللى أمبير، وأكبر تردد لها هو ٣٦ ميجا هرتز. الشريحة لها ١٤ طرفا، الطرف ١٤ هو طرف القدرة والطرف ٧ هو الأرضى.



شكل (١٢ - ٩) الرسم الوظيفي للشريحة 74165

**١٣ - ٩ الشريحة 74165 مسجل ٨ بت إدخال توالى أو توازى ، إخراج توالى****8 bit parallel in/serial in, serial out shift register**


يتكون هذا المسجل من ٨ مراحل يمكن إدخال البيانات له على التوالى من الطرف  $D_s$  أو على التوازى من الأطراف  $D_0$  إلى  $D_7$ . الخرج من آخر مرحلة  $Q_7$  هو المتأخر فقط وعكسه أيضا متاح  $Q_7$ . الطرف  $SH/LD$  عندما يكون صفرًا يتم تحميل البيانات المدخلة على الأطراف  $D_0$  إلى  $D_7$  إلى الخروج المناظرة لها  $Q_0$  إلى  $Q_7$ . عندما يكون الطرف  $SH/LD=1$  في هذه الحالة يسمح بإزاحة البيانات تتابعيا من الدخل  $D_s$  إلى خرج المرحلة الأولى ومنه للمرحلة الثانية وهكذا حتى خرج آخر مرحلة  $Q_7$ . تتم هذه الإزاحة مع الحافة الصاعدة لطرف التزامن  $CK$  بشرط أن يكون الطرف  $hold$  يساوى صفر. إذا كان  $hold=1$  فإن نبضات التزامن يتم حجبها ويتم تجميد الشريحة، أي أن خرجها لن يتغير مع أي نبضات تزامن. تيار القدرة للشريحة هو ٤٢ ميللى أمبير، وأقصى تردد لها هو ٢٦ ميجاهرتز. الشريحة لها ١٦ طرفا، القدرة على الطرف ١٦ والأرضى على الطرف ٨ كما في شكل (٩-١٢).

**١٤ - ٩ الشريحة 74166 مسجل ٨ بت إدخال توالى أو توازى، إخراج توالى****8 bit parallel in/serial in, serial out shift register**

تتكون هذه الشريحة من ٨ مراحل يمكن إدخال البيانات لها على التوالى من على الطرف  $D_s$  أو على التوازى من على الأطراف  $D_0$  حتى  $D_7$ . يتم اختيار الإدخال التوالى أو التوازى عن طريق الطرف  $\overline{PE}$ . عندما يكون الطرف  $0 = \overline{PE}$  يتم تنشيط الإدخال التوازى ومع أول نبضة على الطرف  $CK$  تنتقل البيانات من الأطراف  $D$  إلى أطراف الخرج المناظرة  $Q$ . عندما يكون  $1 = \overline{PE}$  ينشط طرف الإدخال التوالى وتدخل البيانات من  $D_s$  وتزاح إلى  $Q_0$  ومنها إلى  $Q_1$  ومنها إلى  $Q_2$  وهكذا. نبضات التزامن  $CK$  منخفضة الفعالية أي نشطة عندما تنتقل من صفر إلى واحد. هناك طرف تجميد للشريحة وهو الطرف  $hold$  الذي يحجب نبضات التزامن. الشريحة لها طرف تصفير وهو الطرف  $\overline{MR}$  الذي يصفر كل خروج الشريحة عندما يكون صفر. تيار القدرة للشريحة ٩٠ ميللى أمبير، وأقصى تردد لها هو ٣٥ ميجاهرتز. الشريحة مكونة من ١٦ طرفا، الأرضى على الطرف ٨، والقدرة على الطرف ١٦ كما في شكل (٩-١٣).

**١٥ - ٩ الشريحة 74194 مسجل متعدد الأغراض ٤ بت ثنائى الاتجاه****4 bit bidirectional universal shift register**

تحتوي هذه الشريحة على ٤ مراحل يمكن من خلالهم إجراء كل العمليات التي يمكن طلبها من أي مسجل إزاحة. الشريحة لها خطى تحكم  $S0$  و  $S1$  يمكن بحثها في طريقة تشغيل الشريحة. بوضع  $S0=1$  و  $S1=1$  فإن البيانات المدخلة على الأطراف  $D_0$  حتى  $D_3$  تنتقل إلى المخارج  $Q_0$  حتى  $Q_3$  مع أول نبضة تزامن من صفر إلى واحد على الدخل  $CK$ . يمكن إزاحة البيانات تتابعيا ناحية اليمين، أي من  $Q_0$  في اتجاه  $Q_3$  بوضع  $S0=1$  و  $S1=0$ ، في هذه الحالة يتم وضع البيانات التتابعية المدخلة على الطرف  $D_{s1}$  (الطرف رقم ٢).




يمكن إزاحة البيانات تابعياً ناحية اليسار، أي من  $Q_3$  في اتجاه  $Q_0$  بوضع  $S_0=0$  و  $S_1=1$ ، في هذه الحالة يتم وضع البيانات التتابعية المدخلة على الطرف  $D_{sr}$  (الطرف رقم ٧). الشريحة لها طرف تصفيير  $\overline{MR}$  بوضعه يساوى صفر فإن جميع مخارج المسجل يتم تصفييرها. تيار القدرة للشريحة هو ٣٩ ميللى أمبير، وأقصى تردد هو ٣٦ ميجاهرتز. الشريحة مكونة من ١٦ طرفاً، الأرضى على الطرف ٨، والقدرة على الطرف ١٦ كما في شكل (١٤ - ٩).

## ١٦-٩ الشريحة 74195 مسجل ٤ بت ، دخل توازى خرج توالي


### 4 bit parallel in serial out shift register

تتكون هذه الشريحة من ٤ مراحل يمكن إدخال البيانات على التوازي لكل منها من خلال اطراف الدخول  $D_0$  حتى  $D_3$  بشرط أن يكون الطرف  $\overline{PE}=0$  مع إعطاء نبضة تزامن على الطرف  $CK$  حيث عندها تنتقل البيانات الموجدة على المدخل  $D_0$  حتى المخرج  $D_3$  إلى  $Q_0$  حتى  $Q_3$ . عندما يكون  $\overline{PE}=1$  يمكن إجراء الإزاحة من اليسار للليمين،  $Q_0$  في اتجاه  $Q_3$ ، ويتم إدخال البيانات التتابعية من خلال الطرفين  $J$  و  $K$  بعد توصيلهما ببعضهما. تتم الإزاحة عند انتقال الإشارة على الطرف  $CK$  من صفر إلى واحد. هناك طرف التصفيير  $\overline{MR}$  الذي عندما يكون صفر تصبح كل

المخرج تساوى صفر. تيار القدرة للشريحة هو ٣٩ ميللى أمبير وأقصى تردد هو ٣٩ ميجاهرتز. الشريحة مكونة من ١٦ طرفا، الأرضى على الطرف ٨، والقدرة على الطرف ١٦ كما في شكل (١٥ - ٩).



شكل (١٥ - ٩) الشريحة 74195




شكل (١٦ - ٩) الرسم الوظيفي  
للشريحة 74199

## ١٧-٩ الشريحة 74199 مسجل ٨ بت ، دخل توازى خرج توالي

### 8 bit parallel in serial out shift register

تتكون هذه الشريحة من ٨ مراحل يمكن إدخال البيانات على التوازى لكل منها من خلال اطراف الدخول D0 حتى D7 بشرط أن يكون الطرف  $\overline{PE}$  مع إعطاء نبضة تزامن على الطرف CK حيث عندها تنتقل البيانات الموجودة على المدخل D0 إلى المخرج Q0 حتى Q7. عندما يكون  $\overline{PE} = 1$  يمكن إجراء الإزاحة من اليسار لليمين، Q0 في اتجاه Q7، ويتم إدخال البيانات التتابعية من خلال الطرفين J و K بعد توصيلهما ببعضهما. تتم الإزاحة عند انتقال الإشارة على الطرف CK من صفر إلى واحد. هناك طرف التصفيير  $\overline{MR}$  الذي عندما يكون صفر تصبح كل المخارج تساوى صفر. هناك طرف تجميد للشريحة وهو الطرف hold الذي يحجب نبضات التزامن، وبالتالي يجمد عمل الشريحة ويعني أي تغيير. تيار القدرة للشريحة هو ٩٠ ميللى أمبير وأقصى تردد هو ٣٥ ميجاهرتز. الشريحة مكونة من ٢٤ طرفا، الأرضى على الطرف ١٢، والقدرة على الطرف ٢٤ كما في شكل (١٦ - ٩).

## ١٨-٩ العدادات الدوارة Ring Counters




نبضات التزامن	Q0	Q1	Q2	Q3
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1

جدول ٣-٩ التتابعات الناتجة مع كل  
نبضة تزامن من العداد الدوار

العدادات الدوارة عبارة عن مسجل إزاحة تم توصيل خرجه التتابعى من آخر مرحلة إلى دخله التتابعى في أول مرحلة. مثل هذه الدوائر تسمى عدادات مجازا لأنها تخرج تتابعات أو نماذج معينة كما سنرى، إلا أن هذه التتابعات ليس بالضرورة أن تكون أرقاما متتالية كما في العدادات المعتادة. شكل (١٧-٩) يبين دائرة لعداد دوار مكونة من ٤ مراحل وجدول ٣-٩ يبين التتابعات الناتجة عن هذا العداد. لابد قبل تشغيل العداد من تحميشه بنموذج من الوحدات والأصفار قبل إطلاق نبضات التزامن باستخدام أطراف وضع الواحد presetting أو أطراف التصفيير clear. في الدائرة الموجودة في شكل (١٧-٩) تم وضع أول مرحلة تساوى واحد  $Q_0=1$  وباقى المراحل أصفار، بحيث أنه مع كل نبضة تزامن يزاح هنا الواحد ناحية اليمين بمقدار بت واحدة كما في جدول ٣-٩. ليس بالضرورة أن يكون النموذج المبدئي هو بت واحدة تساوى واحد والباقي أصفار، ولكن من الممكن أن نبدأ العداد بأى نموذج من الوحدات والأصفار فيما عدا أن تكون كل بذات العداد وحيد أو كل البقاعات أصفار. عدد التتابعات أو النماذج الناتجة من مثل هذا العداد يساوى عدد المراحل المكون منها العداد، فقد حصلنا على ٤ نماذج من الخرج كما في جدول ٣-٩ من العداد المكون من ٤ مراحل، أى أن عدد النماذج الناتجة يساوى  $n$  حيث  $n$  هي عدد المراحل.

يمكن مضاعفة عدد النماذج الناتجة من العداد الدوار بتوصيل الخرج المعكوس  $\overline{Q_3}$  من آخر مرحلة إلى دخل أول مرحلة كما في شكل (١٨-٩). مثل هذا العداد يسمى عداد جونسون ، وجدول ٩-٤ يبين التتابعات الناتجة في هذه الحالة، حيث نلاحظ وجود ٨ حالات أو نماذج لهذا العداد بدلا من ٤ ، أى أن عدد النماذج يساوى  $2n$  حيث  $n$  هي عدد المراحل.




نبضات التزامن	<b>Q0</b>	<b>Q1</b>	<b>Q2</b>	<b>Q3</b>
<b>0</b>	1	0	0	0
<b>1</b>	1	1	0	0
<b>2</b>	1	1	1	0
<b>3</b>	1	1	1	1
<b>4</b>	0	1	1	1
<b>5</b>	0	0	1	1
<b>6</b>	0	0	0	1
<b>7</b>	0	0	0	0

جدول ٤-٩ التتابعات الناتجة مع كل  
نبضة تزامن من عداد جونسون

## ١٩ - ٩ تطبيقات مسجلات الإزاحة

### مؤخر زمني Time delay

أى مسجل دخله توالى وخرجه توالى يمكن إدخال البيانات المتتالية على دخله ثم استقبال هذه البيانات على خرجه فى آخر مرحلة بعد زمن تأخير مقداره عدد مراحل هذا المسجل مضروبا في زمن كل نبضة من نبضات التزامن. شكل (٩-١٩) يبين رسميا توضيقا لذلك حيث نلاحظ من هذا الشكل أننا حصلنا على البيانات المدخلة بعد زمن تأخير مقداره ٤ ميكروثانية لأن عدد مراحل المسجل هو ٤ مراحل وزمن نبضة التزامن هو ١ ميكروثانية فقط.





## تحويل البيانات التتابعية إلى الصورة المتوازية

### Serial To Parallel Conversion Of Data

في العادة ترسل البيانات لمسافات طويلة على خط واحد لنقل البيانات مثل خط التليفون. هذه البيانات عندما تصل إلى المستقبل لابد من تحويلها إلى الصورة المتوازية قبل إدخالها إلى المعالج أو الحاسب. شكل (٢٠ - ٩) يبين الدائرة التي ستقوم بهذا التحويل. لاحظ أن البيانات ترسل على خط النقل بصورة معينة كالمبينة في شكل (٢١ - ٩). في هذا الشكل نلاحظ أن الإشارة على الخط تكون واحد دائماً في حالة عدم التراسل. عند نزول الإشارة من الواحد إلى الصفر يصبح خرج القلاب JK يساوي واحد، ونتيجة لذلك ينشط مولد النبضات الذي يعطى نبضات تزامن متزامن يتعدد يساوي تماماً تردد البيانات المرسلة على خط البيانات. هذه النبضات تستخدم كنبضات تزامن لمسجل الإزاحة الأول (مسجل الدخول) الذي يستقبل البيانات التتابعية وأيضاً للعداد ٣ بت الذي يعد ٨ عدات. مع كل نبضة من نبضات التزامن تزاح البيانات خلال مراحل المسجل بمقدار بت واحدة ويزداد العدد بمقدار واحد، إلى أن يصبح خرج العداد يساوي ٨ حيث تصبح آخر مرحلة فيه تساوى واحد. عند ذلك ومع أول نبضة تزامن قادمة فإن البوابة AND تعطى واحد في خرجها. هنا الواحد ينشط مسجل الإزاحة الثاني (مسجل الخرج) من خلال الدخل CK الخاص به فيقوم بتحميل الإشارة الموجودة على خرج المسجل الأول (مسجل الدخول) ويسجلها على خرجه هو فتصبح هي الصورة المتوازية من البيانات والتي يمكن التعامل معها من خلال أي معالج أو حاسب. عند صعود خرج بوابة ال AND من صفر إلى واحد ينشط مولد النبضة one shot الذي يعطي نبضة واحدة تصفر كل من العداد والقلاب JK استعداداً لبدأ التعامل مع مجموعة جديدة من البيانات. لا يخلو أي حاسب من شريحة الإرسال والاستقبال التتابعى والتي يطلق عليها UART وذلك اختصار لعبارة Universal Asynchronous Receiver Transmitter أو شريحة الاستقبال والإرسال الغير توافقى. تحتوى هذه

الشريحة على دائرة تحويل من توازى إلى توازى كالتي شرحتها سابقا كما تحتوى أيضا على دائرة أخرى تقوم بالعملية العكسية وهى التحويل من توازى إلى تتابع تمهيدا للإرسال. لذلك فإن هذه الشريحة توجد دائما في كارت الموديم لأداء مهمة التحويل في الاتجاهين.



## ٢٠-٩ تمارين

- ١- لماذا تعتبر مسجلات الإزاحة أحد وسائل التخزين؟
- ٢- مسجل إزاحة من ٤ بت، أكتب الخرج على كل مرحلة مع كل نبضة تزامن إذا كان الدخل التتابعى هو 10011101010001110 .
- ٣- ارسم رسم صندوقى لمسجل إزاحة من ٥ بت عام الأغراض مستخدما شرائح حقيقية مبينا رقم كل شريحة يتم استخدامها.
- ٤- استخدم وحدتين من الشريحة ٧٤١٩٥ للحصول على مسجل إزاحة من ٨ بت.
- ٥- استخدم وحدتين من الشريحة ٧٤١٩٤ للحصول على مسجل إزاحة من ٨ بت يمكن إزاحة محتوياته في كلا الاتجاهين.
- ٦- ما هو الفرق بين العداد الدوار والعداد الثنائي.
- ٧- صمم عداد دوار من ١٠ مراحل مستخدما أحد قلابات D.
- ٨- في تمرين ٦ افترض أن أول قلاب فقط هو الذي خرجه يساوى واحد وباقى الخروج تساوى أصفار. ارسم المخطط الزمني على كل خرج مع نبضات التزامن.
- ٩- أكتب جدول الحقيقة للدائرة المصممة في تمرين ٧.
- ١٠- كرر تمارين ٦ و ٧ و ٨ مستخدما عداد جونسون.
- ١١- استخدم الشريحة ٧٤١٩٥ للحصول على عداد دوار من ١٦ مرحلة.
- ١٢- ارسم دائرة تفصيلية لدائرة تحويل البيانات من الصورة المتوازية إلى الصورة التتابعية.
- ١٣- صمم دائرة تأخير إشارة بمقدار ٥ ميللى ثانية. الإشارة الداخلية ترددتها يساوى ١٠٠ هرتز.

**الفصل العاشر**

**١٠**

**المذاكرة**

**Memory**

## ١-١٠ مقدمة


**لقد** شرحنا في فصل سابق مسجلات الإزاحة، التي تعتبر نوعاً من أنواع أجهزة التخزين محدودة المساحة، وبالتالي يمكن اعتبارها ذاكرة محدودة. الذاكرة التي سنشرحها في هذا الفصل هي الذاكرة الكبيرة المساحة والتي تستخدم في تخزين كم معين (كبير) من البيانات والتي لا يمكن تخزينها في مسجلات إزاحة. المعالجات والحواسيب تعتمد أساساً في تشغيلها على الذاكرة بأنواعها المختلفة لكي تخزن فيها البرامج والبيانات المستخدمة في أثناء عمليات المعالجة لهذه البيانات. يمكن تقسيم الذاكرة إلى نوعين من حيث طريقة التخزين. النوع الأول وهو الذاكرة المغناطيسية التي تعتمد في طريقة تخزينها للبيانات على إعادة توزيع مادة مغناطيسية على قرص معين بطريقة مغناطيسية. من أشهر أمثلة ذلك الأقراص المرنة والأقراص الصلبة وشريطة التسجيل، كلها تسجل البيانات مغناطيسياً. هذه الأنواع لن نتعرض لها في هذا الفصل. النوع الثاني من الذاكرة هو الذاكرة المصنعة من أشباه الموصلات semiconductors والتي توجد في صورة شرائح. وحدة التخزين في هذا النوع هي القلاب أو المكثف. هذا النوع (الثاني) هو الذي سنشرحه بالتفصيل في هذا الفصل.

## ٢-١٠ وحدة تخزين البيانات (البت والبايت والورد)

الوحدة الأساسية لتخزين البيانات هي البت bit. والبت هي الخانة الثنائية التي يمكن أن تكون واحداً أو صفر. البت كما سنرى بعد قليل يمكن بناؤها من قلاب أو من مكثف، وعلى حسب طريقة البناء سيحدد نوع الذاكرة. ٤ بتات مع بعضها تسمى نبل nibble (نصف البايت)، ولكن النبل لم يعد يستخدم الآن كوحدة من وحدات التعامل مع البيانات. ٨ بتات تسمى البايت byte، والبايت هي الوحدة الشائعة الاستخدام الآن في دنيا التعامل مع البيانات والحواسيب على وجه العموم. ١٦ بت، أو ٢ بايت تسمى ورد word وهذه أيضاً قليلة الاستخدام عن البايت.

عند بناء شرائح الذاكرة يتم ترتيب الخلايا التخزينية (البتات) بأكثر من طريقة داخل كل شريحة. فيمكن مثلاً ترتيب هذه الخلايا التخزينية في صورة بتات متتابعة بحيث يمكن التعامل مع كل بت على حده كما في شكل (١٠-١)، أو في صورة وحدات، كل منها عبارة عن نبل (٤ بت)، يتم التعامل معها على هذا الأساس كما في شكل (١٠-١ ب)، أو أخيراً في صورة بايتات يتم التعامل معها على هذا الأساس أيضاً كما في شكل (١٠-١ ج) الذي يبين ٦٤ وحدة تخزينة (بت) في شريحة معينة تم ترتيبها بثلاث طرق مختلفة. الطرقة الأولى  $16 \times 64$  بت ونقول في هذه الحالة شريحة مكونة من ٦٤ بت. الطريقة الثانية  $4 \times 16$  بت ونقول شريحة مكونة من ١٦ نبل. والطريقة الثالثة  $8 \times 8$  بت ونقول شريحة مكونة من ٨ بايت. في العادة تذكر شرائح الذاكرة بعدد وحدات التخزين المستخدمة مضروباً في عدد البتات في كل وحدة من هذه الوحدات. فنقول مثلاً شريحة مكونة من  $16 \times 4$  بت. هذه الشريحة بالطبع تحتوى ١٦ كيلو نبل، أو نقول شريحة مكونة من  $16 \times 8$  بت لشريحة مكونة من  $16 \times 8$  بت وكل بايت من ٨ بت بالطبع.

كما ذكرنا فإن التعامل مع الذاكرة يكون على مستوى البايت لأن الشرائح التي تعامل على مستوى البت أو النبل تقاد تكون غير موجودة الآن. عند التعامل مع ذاكرة مكونة من بايتات فإن كل بايت تتعدد بعنوان معين، وهذا العنوان يكون هو رقم الصف الذي تشغله هذه البايت في شرائح الذاكرة. فالبايت الثالثة مثلاً يكون عنوانها هو ٣، والبايت العاشر يكون عنوانها هو ١٠، وهكذا.



شكل (١٠ - ١) ترتيب الخلايا داخل  
شرايح الذاكرة


### ٣-١٠ العمليات الأساسية على الذاكرة

هناك عمليتان أساسيتان يتم التعامل بهما مع الذاكرة. العملية الأولى هي عملية الكتابة Write، والعملية الثانية هي عملية القراءة Read. الكتابة هي تخزين بيانات معينة في موضع معينة في الذاكرة، بينما عملية القراءة هي استخراج أو استرجاع بيانات معينة أيضاً من موضع معينة في الذاكرة. كما رأينا في العمليتين فإنه لابد من تحديد العنوان الذي سيتم التعامل معه سواء بعرض الكتابة أو بعرض القراءة.

يتم إدخال البيانات إلى شريحة الذاكرة أو استخراجها من شريحة الذاكرة على مجموعة من الخطوط المتوازية تسمى مسار البيانات أو خطوط البيانات. كما ذكرنا فإن معظم شرائح الذاكرة الآن منظمة في صورة بaites، أي أنه يتم إدخال أو استخراج بait كاملة إلى أو من الشريحة. لذلك فإن مسار البيانات مثل هذه الشريحة يتكون من ٨ خطوط. مسار البيانات يكون ثنائي الاتجاه لأن البيانات تدخل إلى الذاكرة من خلاله وتخرج منها من خلاله أيضاً. لاحظ أن البيانات تكون خارجه من الذاكرة عند لحظة معينة وتكون داخلة عند لحظة أخرى ولا يمكن أن تكون داخلة وخارجية عند نفس اللحظة أو في نفس الوقت.

عند الكتابة أو القراءة في أو من الذاكرة لابد من تحديد العنوان الذي سيتم التعامل معه. هذا العنوان يتحدد أو يوضع على مجموعة من الخطوط المتوازية أيضاً تسمى مسار العناوين. عدد خطوط مسار العناوين لأى شريحة ذاكرة يتحدد على حسب سعة هذه الشريحة، والعلاقة بين سعة الشريحة وعدد خطوط مسار العناوين لها هي أن سعة الشريحة تساوى  $2^{\text{مسار العناوين}}$ . فإذا كان عدد خطوط مسار العناوين هو ٤ فإن سعة هذه الشريحة هي  $2^4 = 16$  بait، وإذا كان عدد خطوط مسار العناوين هو ٨ فإن سعة هذه الشريحة هو  $2^8 = 256$  بait، وهكذا. مسار

العناوين أحادى الاتجاه ويجعل إشارة العنوان إلى الذاكرة، أى أن الإشارة عليه تكون دائما داخله لشريحة الذاكرة. شكل (١٠ - ٢) يبين شريحة ذاكرة وقد وصل إليها كل من مسار البيانات ومسار العنوانين. لاحظ أن مسار العنوانين يدخل على محلل شفرة decoder يخرج منه عدد من الخطوط مساوى لعدد البيانات الموجودة في الشريحة. بجانب مسارى البيانات والعنوانين فإن أى شريحة لابد أن يكون لها خطان للتحكم يتحدد من خلالهما الغرض من التعامل مع هذه الشريحة، هل هو بعرض الكتابة أم بعرض القراءة. يتم ذلك من خلال خطان يسميان خطى التحكم، أحدهما هو الخط Read, RD الذى يتم تنشيطه إذا كان الغرض من التعامل هو القراءة، والخط الآخر هو الخط Write, WR الذى يتم تنشيطه إذا كان الغرض هو الكتابة في شريحة الذاكرة. أحيانا يتم تنشيط هذه الخطوط بوضعها تساوى صفر وفي هذه الحالة نقول أنها منخفضة الفعالية Active low وفي هذه الحالة نضع شرطة على الخط لكي نميز بهذه الصفة كما يلى:



و  $\overline{WR}$ . من الممكن أن يكون خط التحكم على الفعالية وفي هذه الحالة لا نضع شرطة فوق اسم الخط. بعض الشرائح القديمة يكون لها خط تحكم واحد عندما يكون بصفر فإنه يمكن الكتابة في الذاكرة وعندما يكون هذا الخط واحد فإنه يمكن القراءة من الذاكرة. في هذه الحالة يكتب اسم الخط مع وجود شرطة على الحالة المنخفضة الفعالية كما يلى:  $RD/\overline{WR}$ .

### ١-٣-١٠ عملية الكتابة في الذاكرة



تم عملية الكتابة في أى شريحة ذاكرة على ٣ خطوط كما يلى:

- ١- وضع العنوان على مسار العنوانين الخاص بالشريحة.
- ٢- توضع البيانات المراد تسجيلها في الشريحة على مسار البيانات.
- ٣- ينشط خط التحكم WR فيتم فورا تسجيل البيانات في العنوان المحدد وتحتفى البيانات التي كانت موجودة أصلا في هذا العنوان. شكل (١٠ - ٣) يبين رسميا تخطيطيا لهذه العملية.

### ٢-٣-١٠ عملية القراءة من الذاكرة

تم عملية القراءة من أى شريحة ذاكرة على ٣ خطوط أيضا كما يلى:


- ١ - وضع العنوان على مسار العنوان الخاص بالشريحة.
- ٢ - يتم تنشيط خط التحكم RD.
- ٣ - تخرج البيانات من العنوان المحدد إلى مسار البيانات. البيانات الموجودة في هذا العنوان لا تتأثر ولكن يؤخذ منها نسخة فقط. شكل (١٠ - ٤) يبين رسمياً تخطيطياً لهذه العملية.




## ٤-٤ ذاكرة الاتصال العشوائي

### Random Access Memory, RAM

في هذا النوع من الذاكرة يمكن الكتابة أو القراءة من أي عنوان يتم تحديده في شريحة الذاكرة وليس بالضرورة أن تكون عملية القراءة أو الكتابة من عناوين متتالية، من هنا كانت التسمية بالعشوائية، أي أنه يمكن اختيار العنوان الذي ستتعامل معه من أي مكان في الذاكرة. هذا النوع من الذاكرة كما ذكرنا يمكن القراءة منه والكتابة فيه، كما أن محتوياته أي البيانات المسجلة فيه تفقد بانقطاع القدرة عن هذه الشرائح، لذلك يطلق عليها الاسم Volatile، على العكس من النوع الآخر من الذاكرة الذي سندرسه بعد قليل والذي يسمى ذاكرة القراءة فقط Read Only Memory ، ROM . كما نرى فقد جرت العادة بطريق الخطأ على إطلاق اسم RAM أو الذاكرة عشوائية الاتصال على الذاكرة القابلة للكتابة والقراءة مع أن كل من النوعين سواء الرام أو الروم تعتبر ذاكرة اتصال عشوائي لأننا يمكننا الاتصال بأي مكان فيها وليس بالضرورة أن يكون الاتصال عشوائيا مع الرام فقط. ولكن بحكم أن هذا أصبح شائعاً فإننا سمعنا هنا أن الرام RAM هي ذاكرة القراءة والكتابة معاً بينما الروم هي ذاكرة القراءة فقط.




تصنع شرائح ذاكرة القراءة والكتابة من أشباه الموصلات باستخدام تكنولوجيا التصنيع المعروفة بشبائية القطبية Bipolar technology أو باستخدام التكنولوجيا المعروفة بـ MOS أو باستخدام الطريقتين معاً BiMOS. الذاكرة العشوائية تقسم أيضاً إلى نوعين من حيث طريقة الاحفاظ بالبيانات، فهناك الذاكرة الاستاتيكية Static RAM, SRAM والذاكرة



الديناميكية Dynamic RAM, DRAM. الذاكرة الاستاتيكية تحتفظ بمحتواها طالما أن القدرة موجودة على الشريحة. بينما الذاكرة الديناميكية فتحتفظ بمحتواها لأزمنة قصيرة جداً وإذا لم تحدد هذه البيانات باستمرار فإيما تفقد بالرغم من وجود القدرة لأن البيانات في هذه الحالة تكون في صورة شحنة على مكثف.


لذلك لابد من إنشاء هذا المكثف أو تحديد الشحنة عليه كل فترة زمنية معينة. شكل (١٠ - ٥) يبين ربما صندوقيا لتقسيمات مختلفة لذاكرة الاتصال العشوائي.

خلية التخزين في الذاكرة الاستاتيكية SRAM هي الماسك latch، وهذا الماسك من الممكن أن يصنع بتكنولوجيا Al أو تكنولوجيا Al MOS أو بالطريقتين معا BiMOS وبالطبع فإن هذا ليس مكان الشرح التفصيلي لكل واحدة من هذه التكنولوجيات. شكل (١٠ - ٦) يبين ماسك مصنوع بأى طريقة من الطرق الساقية. دخل هذا الماسك يتم التحكم فيه من خلال بوابة آند لها ٣ مداخل: الدخل الأول ينشط عند اختيار الصف الذى تقع فيه الخلية Column=1، والدخل الثاني ينشط عند اختيار العمود الذى تقع فيه الخلية Row=1، والدخل الثالث ينشط عندما يكون الخط  $\overline{R/W} = 0$  أى في حالة الكتابة في الذاكرة. في هذه الحالة تنشط الآند التي تحكم في دخل الخلية ويتم تسجيل البيانات الموجودة على خط بيانات الدخول في الخلية. لاحظ أنه في هذه الأثناء يتم إخماد بوابة الآند الموجودة في خرج الخلية نتيجة الصفر الموجود على الخط  $\overline{R/W} = 0$ . عند القراءة من الخلية يكون الخط  $\overline{R/W} = 1$  وبالتالي تنشط البوابة الموجودة في الخرج وتخدم البوابة الموجودة في الدخول وبالتالي تخرج البيانات الموجودة داخل الخلية إلى الخارج على خط بيانات الخرج.



يتم تنظيم خلايا التخزين داخل شريحة الذاكرة في صورة مصفوفة مكونة من عدد من الصفوف وعدد من الأعمدة. الخلية التي ينشط فيها الصدف مع العمود في نفس الوقت هي التي يتم اختيارها للتعامل سواء للقراءة أو الكتابة. شكل (١٠ -

٧) يبين طريقة تنظيم الخلايا في شريحة سعتها ١٠٢٤ بآيت منتظمة في صورة  $4 \times 256$  بآيت. أى أن وحدة التعامل مع هذه الشريحة هى النبل أو  $4$  بت، أى أنه يتم قراءة أو تخزين  $4$  بت مرة واحدة. الخلايا مرتبة في هذه الشريحة في صورة  $32$  صف و  $32$  عمود. طالما أن الشريحة بها  $256$  نبل فإنها ستحتاج إلى  $8$  خطوط عناوين.  $5$  من هذه الخطوط  $A0$  إلى  $A4$  تدخل على محلل شفرات الصفوف الذى يخرج منه  $32$  خط يتم اختيار واحد منها على حسب الشفرة الموجودة على خطوط الدخل. الأعمدة مقسمة إلى  $4$  مجموعات كل مجموعة تحتوى  $8$  أعمدة كدخل. هذه الأعمدة في كل مجموعة تدخل على منتقى بيانات يختار الإشارة الموجدة على واحد من هذه الخطوط ويضعها على خط الخرج. هنا الخط يتم اختياره على حسب الشفرة الموجدة على خطوط العناوين المتبقية  $A5$  إلى  $A7$ . هذه الخطوط تدخل على الأربع منتقيات على التوازى لاختيار واحد من كل مجموعة خطوط. فإذا كانت هذه الخطوط تساوى  $000$  فإن ذلك يعني أن الخط رقم صفر من كل مجموعة سيتم اختياره. هناك  $4$  منتقيات في دخل الشريحة و  $4$  في خرجها وكل منتقى سواء في الدخل أو الخرج يتم التحكم فيه من خلال نفس الثلاث خطوط  $A5$  إلى  $A6$  كما ذكرنا. منتقيات الدخل تختار واحد من الأعمدة لتوصى عليه البيانات الموجدة على أحد خطوط الدخل  $D0$  إلى  $D3$  وبالتالي تسجل في الخلية المقابلة للصف النشط من خرج محلل شفرة الصفوف. مجموعة المنتقيات الموجدة في الخرج يتم اختيار أحد خطوط كل منتقى ليخرج على الخرج. لاحظ أن مجموعة منتقيات الخرج تدخل على بوابات آند تنشط بالخط  $R/\bar{W} = 0$  والخط  $\bar{CS} = 1$  ، بينما إشارة الدخل تدخل من خلال بوابات آند تنشط بالخط  $\bar{CS} = 0$  والخط  $R/\bar{W} = 0$ . شكل (٨ - ١٠) يبين المخطط الزمني لعملية القراءة والكتابة في الذاكرة .





## ١٠-٥ ذاكرة الاتصال العشوائي الديناميكية

## Dynamic RAM, DRAM


خلية التخزين في الذاكرة الديناميكية هي المكثف وليس ماسك كما ذكرنا سابقاً. لذلك فإن هذا النوع من الذاكرة يتميز ببساطته ولذلك فإنه يمكن بهذه الطريقة الحصول على شرائح ذاكرة عالية الكثافة مع رخص ثمنها الكبير بالنسبة للذاكرة الاستاتيكية. من عيوب هذه الخلية أنها تفقد محتواها بعد فترة قصيرة من الزمن، لذلك لابد من إنشاع هذه الخلية كل ٢ إلى ٤ ميللي ثانية وإلا فإن محتواها ست فقد. نقصد بالإنشاع إعادة كتابة البت مرة أخرى، فإذا كانت الخلية تحتوى واحد يعاد كتابة واحد، وإذا كانت الخلية تحتوى صفر يعاد كتابة هذا الصفر مرة أخرى. شكل (٩-١٠) يبين مكونات هذه الخلية حيث نرى أنها تتكون من ترانزستور CMOS متبعاً بمكثف. عند تشغيل خط الصف Row فإن الترانزستور يوصل ويصبح المصدر source والبلاعة drain متصلان. إذا كان خط العمود عليه واحد فإنه يشحن المكثف وبالتالي يكون قد تم تخزين واحد، أما إذا كان العمود عليه صفر فإن المكثف يفرغ شحنته وبالتالي يكون قد تم تخزين صفر في هذه الخلية. أى أن الترانزستور هنا بمثابة مفتاح يوصل خط العمود على المكثف أو يمنعه.

شكل (١٠-١٠) يبين الدائرة التفصيلية لعملية تسجيل واحد في هذه الخلية. في هذه الحالة نضع الخط  $R/\bar{W} = 0$  وبالتالي فإن عازل الدخول يكون نشط فيسمح بمرور الواحد الموجود على الخط  $Din=1$  إلى المكثف فيشحن له لأن الخط  $Row=1$  ويكون الترانزستور موصلاً. في هذه الأثناء يكون عازل الخرج مفتوحاً فيمنع خروج البت المدخل، كما أن عازل الإنعاش يكون مفتوحاً أيضاً نتيجة أن الخط  $Refresh=0$  وبالتالي يمنع عملية الإنعاش التي سترتها بعد قليل. شكل (١٠-١١) يبين عملية تخزين صفر في المكثف. الجديد هنا هو أن الخط  $Din=0$  وبالتالي فإن المكثف يوصل بالأرضي على هذا الخط فيفقد شحنته ويصبح عليه صفراء.




شكل (١٠-١٢) يبين عملية القراءة من الخلية حيث نرى أن الجديد هنا هو أن الخط  $R/\bar{W} = 1$  وبالتالي يفصل عازل الدخول ويصبح عازل الخرج موصلاً فتوصيل المكثف على خط الخرج  $Dout$  فنقرأ البيانات على خرج الشرححة. عازل الإنعاش في هذه الحالة يكون غير موصلاً. شكل (١٠-١٣) يبين عملية إنشاع الخلية حيث في هذه الحالة يبقى الخط  $1 = R/\bar{W}$  ويوضع الخط  $Refresh=1$  فيصبح عازل الإنعاش موصلاً وبالتالي تدور البيانات الخارجية إلى المكثف


مرة أخرى فيعاد شحن نفس البيانات التي كانت موجودة فيه أصلاً. في العادة تتم عملية الإنعاش للذاكرة في فترات انشغال الحاسب بعمليات أخرى.



شكل (١٠ - ١١) تخزين صفر في الخلية الأساسية للذاكرة الديناميكية



شكل (١٠ - ١٢) قراءة واحد من الخلية الأساسية للذاكرة الديناميكية




شكل (١٠ - ١٣) إنشاء الخلية الأساسية  
للذاكرة الديناميكية


## ٦-١٠ ذاكرة القراءة فقط

### Read Only Memory, ROM

كما ذكرنا من قبل فإن هذا النوع من الذاكرة يمكن القراءة منه فقط. بعض أنواعه يمكن مسحه وإعادة الكتابة عليه باستخدام أجهزة خاصة. هذا النوع من الذاكرة لا تضيع محتوياته بانقطاع القدرة عنه، لذلك فإنه يتم تسجيل البيانات الضرورية عليها مثل جداول التحويل، وأوامر بدأ الأنظمة مثل الحواسب وغير ذلك الكثير. كلمة ROM تطلق عادة على شرائح الذاكرة التي لا يمكن إعادة برمجتها. بينما PROM تطلق على الشرائح القابلة لإعادة البرمجة، وعملية إعادة البرمجة تكون إما باستخدام أجهزة برمجة خاصة، أو تتم كهربيا حيث يمكن مسحها وإعادة برمجتها كهربيا مثل شرائح EEPROM.



شكل (١٠ - ١٤) خلية  
تخزين ROM فيها واحد





شكل (١٠ - ١٥) خلية  
تخزين ROM فيها صفر

خلايا التخزين في ذاكرة القراءة فقط ROM تكون عبارة عن ترانزistor قاعدته بخط اختيار الصف Row في حالة تسجيل واحد في هذه الخلية بحيث عند قراءة الخلية وتنشيط الصف الخاص بهذه الخلية فإن الترانزistor يكون موصلا وبالتالي يظهر الجهد Vcc على خط العمود Column. في حالة تسجيل صفر في هذه الخلية فإن خط الصف لا يوصل بقاعدة الترانزistor كما في الحالة السابقة بحيث يكون الترانزistor مفتوح وبالتالي فإن الخط Column يقرأ صفر في هذه

الحالة. شكل (١٠ - ١٤) يبين خلية وقد برمجت لتخزن واحد وشكل (١٠ - ١٥) يبين خلية مائلة وقد برمجت لتخزن صفر. كما نرى فإن هذه الخلايا لا يمكن إعادة برمجتها. شكل (١٠ - ١٦) وشكل (١٠ - ١٧) يبيان نفس الدائريتين



السابقين ولكن باستخدام تكنولوجيا ال MOS بدلاً من الترانزستور ثنائى القطبية كما في شكل (١٤-١٠ و ١٥).



شكل (١٨ - ١٠) يبيّن طريقة تنظيم خلايا الذاكرة في شريحة تتكون من ١٦ بآيت. نلاحظ وجود محلل شفرات ٤ إلى ١٦ الذي ينشط أحد خطوط الخرج (صف) تبعاً للشفرة الموجودة على الدخل. عند تشغيل صف معين فإن الخلية التي بها واحد تخرج واحد على العمود المقابل لها والخلية التي بها صفر تخرج صفر على العمود المقابل لها أيضاً. معنى ذلك أن تشغيل أي عمود سيخرج محتويات الثمانية خلايا الموجودة في هذا الصف على الأعمدة المعاشرة وبالتالي على خرج الخلية. مفروض أن خطوط الخرج ستكون موصولة على بوابات ثلاثة المنطق حتى يمكن توصيلها على مسار البيانات لأي حاسب أو معالج.


هناك أنواع من شرائح ذاكرة القراءة فقط القابلة للبرمجة. أول هذه الأنواع هي الأنواع التي تبرمج مرة واحدة فقط بواسطة المستخدم. في هذه الحالة تكون كل الخلايا عبارة ترانزستور يصل بين الصف والعمود من خلال وصلة دقيقة يمكن حرقها لتمثيل الصفر أو نتركها كما هي فتتمثل الواحد. شكل (١٩ - ١٠) يبيّن واحدة من هذه الوصلات. المادة التي تصنع منها هذه الوصلات إما أن تكون سلك معدني دقيق وعند مرور تيار بشدة معينة فيه فإنه ينصهر. أو أن هذه الوصلة تكون من مادة شبه موصولة مثلاً موضوعة في صورة اثنين دائود موصلين عكسياً ويمثلان الصفر عند هذه النقطة. عند مرور تيار عكسي في أحد الوصلتين يحدث لها انحراف وتتصبح موصولة وتبقى الوصلة الأخرى مستخدمة كدائود في الاتجاه الأمامي وبذلك تمثل هذه الوصلة واحد. تباع الشريحة القابلة للبرمجة في كثافات تخزينية عالية تصل إلى ٢٥٠ ك بآيت وأكثر. الأجهزة التي تقوم ببرمجة مثل هذه الشريحة تختار الخلية المطلوبة بتنشيط الصف والعمود المقابلين لها، ثم تقوم بدفع تيار عالي نسبياً في الوصلة الخاصة بهذه الخلية فتحرق ويبقى مكانها صفر كما أشرنا. أي أن معظم خلايا ال PROM الغير مبرمجة تكون أصلاً وحيدة قبل حرقها ثم يتم اختيار الباتات التي ستتحول إلى أصفار وتحرق.

الأنواع التي تكون وصلاتها عبارة عن مادة شبه موصولة يمكن تصميمها بحيث بعد حرقها يمكن إعادة خواصها الإلكترونية مرة ثانية عن طريق تعريضها لأشعة فوق بنفسجية مكثفة فترة من الوقت تصل إلى ٢٠ دقيقة تقريباً ترجع بعدها كل الوصلات إلى حالتها الأصلية حيث يمكن برمجتها مرة أخرى وهذه العملية تسمى عملية مسح الشريحة.



هذه الأنواع تتميز بوجود شبكة زجاجي على قمتها يمكن للأشعة أن تدخل منه لداخل الشريحة في حالة مسحها. هذه الشرائح تسمى الشرائح القابلة للمسح والبرمجة Erasable PROM, EPROM. هناك بعض الأنواع من شرائح الذاكرة القابلة للقراءة فقط والتي يمكن برمجتها ومسحها عن طريق نبضة كهربائية تحرق الوصلة في حالة البرمجة، ونبضة كهربائية أخرى تعيد الوصلة إلى حالتها الأصلية في حالة مسح الشريحة. هذه الشرائح تسمى الشرائح القابلة للمسح والبرمجة كهربائيا Electrically Erasable PROM, EEPROM.

## ٧-١٠ الشريحة ٢١١٤ ذاكرة استاتيكية ١ كيلو × ٤ بت




تتكون هذه الشريحة من ١٠٢٤ نبل، كل نبل من ٤ بت كما ذكرنا من قبل، والشريحة تمثل ذاكرة استاتيكية. زمن الاتصال بالشريحة حوالي ٤٥٠ نانو ثانية. الخطوط A0 حتى A9 تمثل خطوط العنونة، والخطوط D1 إلى D4 تمثل خطوط إدخال وإخراج البيانات. الخط  $\overline{WE}$  هو خط الكتابة في الشريحة حيث يجب أن يكون صفر عند الكتابة في الشريحة. الخط  $\overline{CS}$  يجب أن يكون صفرًا حتى تكون الشريحة فعالة يمكن القراءة منها أو الكتابة فيها. شكل (٢٠ - ١٠) يبين الرسم الطرف لهذه الشريحة.

## ٨-١٠ الشريحة ٦١١٦ ذاكرة استاتيكية ٢ كيلو بait

تتكون هذه الشريحة من ٢٠٤٨ بait ذاكرة استاتيكية. الشريحة لها ١١ خط عناوين A0 إلى A10 وثمانية خطوط بيانات هي D0 إلى D7. لكي تعمل الشريحة لابد أن يكون الخط  $\overline{CS} = 0$  أى فعال. عند التسجيل في الذاكرة يتم تشغيل الخط  $\overline{WE}$  بوضعه صفر، وعند القراءة من الذاكرة ينشط الخط  $\overline{OE}$  يجعله يساوى صفر أيضاً. شكل (٢١ - ١٠) يبين الرسم الطرف لهذه الشريحة. زمن الاتصال بهذه الشريحة ١٥٠ نانو ثانية.



## ٩-١٠ الشريحة ٦٢٦٤ ذاكرة استاتيكية ٨ كيلو بait

تحتوي هذه الشريحة على ٨ كيلوبait من الذاكرة العشوائية الاستاتيكية. لذلك فهذه الشريحة لها ١٣ خط عناوين و ٨ خطوط بيانات. الشريحة لها خطين تنشيط وهما الخطين CS2 عالي الفعالية والخط  $\overline{CS}$  منخفض الفعالية . هناك خط الكتابة في الشريحة وهو الخط  $\overline{WE}$  منخفض الفعالية وخط القراءة  $\overline{OE}$  منخفض الفعالية أيضاً. الشريحة لها ٢٨ طرف منها الطرف ١ غير موصل NC. زمن الاتصال بهذه الشريحة ١٢٠ نانو ثانية. شكل (٢٢ - ١٠) يبين الرسم الطرف لهذه الشريحة.




## ١٠-١٠ الشريحة ٦٢٢٥٦ ذاكرة استاتيكية ٣٢ كيلو بايت

تحتوي هذه الشريحة على ٣٢ كيلوبايت من الذاكرة العشوائية الاستاتيكية. لذلك فهذه الشريحة لها ١٥ خط عناوين و ٨ خطوط بيانات. الشريحة لها خط تنشيط واحد وهو الخط  $\overline{CS}$ . هناك خط الكتابة في الشريحة وهو الخط  $\overline{WE}$  منخفض الفعالية وخط القراءة  $\overline{OE}$ . الشريحة لها ٢٨ طرفا هي نفس أطراف الشريحة ٦٢٦٤ مع استخدام الطرف ١ كخط عناوين ١٤ والطرف ٢٦ كخط A13 بدلا من CS2 في الشريحة السابقة. زمن الاتصال بهذه الشريحة ١٢٠ نانو الثانية. شكل (١٠ - ٢٣) يبين الرسم الطرفي لهذه الشريحة.



### ١١-١٠ الشريحة ٢٧١٦ ذاكرة ٢ كيلوبايت EPROM

تحتوي هذه الشريحة على ٢ كيلوبايت من ذاكرة القراءة فقط القابلة للمسح وإعادة البرمجة. لاحظ أن أطراف هذه الشريحة متوافقة تماماً مع الشريحة ٦١١٦، لذلك فهي تحتوى على ١١ خط للعناوين A0 إلى A9 وثمانية خطوط بيانات هى الخطوط D0 حتى D7. هناك خط تنشيط للشريحة وهو الطرف ١٨،  $\overline{CS}$  وطرف القراءة وهو الطرف ٢٠،  $\overline{OE}$ . الطرف ٢١ يوضع عليه ٢٥ فولت مستمر أثناء عملية البرمجة. أثناء عملية القراءة من الشريحة يوضع على هذا الطرف ٥ فولت.



قبل برمجة الشريحة تكون محتويات أي خلية غير مبرمجة تساوى واحد ولذلك عند قراءة أي شريحة غير مبرمجة تجد أن محتوياتها هي FF بالنظام المستعشرى. بعض هذه الشرائح يكون جهد البرمجة لها هو ١٢،٥ فولت. شكل (١٠ - ٢٤) يبين الرسم الطرفي لهذه الشريحة. يمكن مسح محتويات الشريحة بتعریضها للأشعة فوق البنفسجية عالية الكثافة لمدة حوالي ١٥ دقيقة. بعد البرمجة ينصح بتغطية ثانفة الشريحة بلاصق أسود لمنع الضوء من التسرب إليها.

### ١٢-١٠ الشريحة ٢٧٣٢ ذاكرة


#### ٤ كيلوبايت EPROM

شكل (١٠ - ٢٥) يبين الرسم الطرفي لهذه الشريحة. جميع خواص الشريحة ٢٧١٦ مطبقة هنا أيضاً لذلك ننصح بقراءة شرحها حتى لا نكررها هنا. لاحظ أن الشريحة ٢٧٣٢ لها نفس عدد الأطراف مثل الشريحة ٢٧١٦ بالرغم من أن خطوط العنونة زادت خط وهو الخط A11. لاحظ التغلب على ذلك في استخدام الطرف ٢٠ لأداء وظيفتين حيث يوضع عليه جهد البرمجة Vpp في حالة البرمجة، وهو نفسه أيضاً  $\overline{OE}$  حيث يوضع بـ صفر في حالة القراءة من الشريحة، ويوضع بـ واحد (٥ فولت) في أي حالة أخرى.


### ١٣-١٠ الشريحة ٢٧٦٤ ذاكرة ٨ كيلوبايت والشريحة ٢٧٢٥٦ ذاكرة

#### ٣٢ كيلوبايت EPROM

شكل (١٠ - ٢٦ و ٢٧ - ١٠) يوضحان الرسم الطرفي للشريحتين. خطوط التحكم هنا لها نفس الوظيفة التي سبق شرحها مع الشريحة ٢٧١٦. الخط الجديد هنا هو الخط  $\overline{PGM}$  في الشريحة ٢٧٦٤ وهذا الخط يوضع بـ صفر (ينشط) في حالة برمجة الشريحة ويوضع بـ واحد (٥ فولت) في حالة القراءة من الشريحة.



شكل (٢٦ - ١٠) الرسم الطرفى  
للشريحة ٢٧٦٤



شكل (٢٧ - ١٠) الرسم الطرفى  
للشريحة ٦٢٢٥٦

## ١٤-١٠ تمارين

- اشرح لماذا تعتبر كل من ذاكرة القراءة والكتابة RAM وذاكرة القراءة فقط ROM عشوائية الاتصال.
- اشرح فائدة مسار العنوانين ومسار البيانات وخطوط التحكم في أي شريحة ذاكرة.
- ما هي فائدة الخط CE أو CS في أي شريحة.
- ما هي سعة شريحة ذاكرة بالبت لها ١٥ خط عنوانين و ٨ خطوط بيانات.
- أعد شكل (١٠ - ٧) ولكن لتنظيم  $256 \times 8$  بت ذاكرة بدلاً من  $4 \times 256$  بت.
- اشرح كيف تستخدم شريحتين ٢١١٤ للحصول على ذاكرة سعتها ١ كيلوبايت  $\times 8$  بت.
- اشرح كيف تستخدم شريحتين ٦١١٦ للحصول على ذاكرة سعتها ٢ كيلوبايت  $\times 16$  بت.

- ٨- في دائرة إلكترونية توجد شريحة ٦١١٦ ، هل يمكن استبدالها بشريحة ٢٧١٦ تحمل نفس البرنامج، وهل ستحتاج لتعديل في الدائرة.

# الفصل الحادى عشر


١١

## دوائر التوقيت


### Timing Circuits

## ١-١١ مقدمة

إن التقدم السريع الذي حدث في مجال الالكترونيات وبالذات في مجال الدوائر التكاملية جعل تصميم دوائر التوقيت مسألة سهلة وبسيطة. لقد أصبح من الممكن أن تشتري بقروش قليلة دائرة توقيت timer كاملة على شريحة تكاملية صغيرة وهذه الشريحة قادرة على اعطاء توقيتات تتراوح في الصغر إلى بعض المايكروثانية وتصل في الكبر إلى عدد من السنين. في هذه الأيام قد كثرت التطبيقات التي تحتاج مثل هذه الدوائر، ومن هذه التطبيقات ما يلي:



- الغسالات الأوتوماتيكية
- المجففات
- أفران الميكروويف
- السرائر المائية
- الألعاب
- مساحات السيارات
- أجراس الانذار المختلفة
- أجهزة ري التربة
- أجهزة التصوير الفوتوغرافي
- وهذه التطبيقات هي قليل من كثیر.



نحن هنا سندرس بالتفصيل بعض الشرائح التكاملية التي تستخدم في مثل هذه الأغراض. قبل أن ندخل في تفاصيل هذه الشرائح سنقدم بعض الخلفيات الضرورية المطلوب معرفتها قبل الدخول في شرح هذه الشرائح. بعض هذه المعلومات سبق شرحها في فصول سابقة وهذه سنمر عليها سريعاً على سبيل التذكرة.

## ٢-١١ معادلة الجهد على مكثف في دائرة مكونة من مقاومة ومكثف

إذا كان لدينا دائرة مكونة من مقاومة  $R$  ومحض  $C$  كما هو مبين في شكل (١١ - ١) وتغير جهد الدخل من قيمه ابتدائية  $V_{initial}$  إلى قيمه نهائية هي  $V_{final}$  فإن معادلة الجهد على المكثف في هذه الحالة تعطى بالعلاقة التالية:

$$V_c = V_{initial} + (V_{final} - V_{initial})(1 - e^{-t/\tau}) \quad (1-11)$$



حيث  $\tau$  هي الثابت الزمني للدائرة ويعطى بالعلاقة التالية :

$$\tau = RC \quad (2-11)$$

لاحظ بأنه بوضع  $t=0$  في المعادلة (١١ - ١) فإن جهد المكثف يكون  $V_c = V_{initial}$  وهي القيمة الابتدائية، وبوضع  $t=\infty$  فإن جهد المكثف يكون  $V_c = V_{final}$  وهي القيمة النهائية وهذا منطقي لأن التيار في النهاية يكون صفرًا بعد استقرار الجهد على المكثف. شكل (١١ - ٢) يبين ملخص تغير جهد الشحن للمكثف مع الزمن حيث نلاحظ

أن هذا التغير هو تغير أسي. وعلى ذلك فإنه لا يجاد معادلة جهد الشحن على مكثف عند أول لحظة أثناء الشحن، فان كل ما علينا هو معرفة القيمة الابتدائية والقيمة النهائية لجهد الدخل والتعويض في المعادلة (١١ - ١).

### ٣-١١ المقارن Comparator



دائرة المقارن التي نقصدها هنا هي المقارن الانسيابي أو التماثيلي الذي يقارن إشارتين كل منهما من النوع التناسبي أو التماثلي. أبسط هذه المقارنات التي سنستخدمها هنا هي مكبر العمليات كما في شكل (١١ - ٣أ و ب). مكبر العمليات المفتوح، أي الذي لا يوجد به أي تعذية عكسية، يمثل مقارن. عندما يكون

الجهد الموصول على الدخل الموجب  $V_2$  أكبر من الجهد الموصول على الدخل السالب  $V_1$  فإن خرج المكبر يكون هو جهد الانحياز الموجب  $V_{cc}$  كما في شكل (١١ - ٣ب). أما إذا كان  $V_1 > V_2$  فإن جهد الخرج يساوى جهد الانحياز السالب  $-V_{cc}$  كما في نفس الشكل. يمكن تصميم هذه المقارنات بحيث تتوافق مع الدوائر المنطقية بحيث إذا كان  $V_2 > V_1$  فإن الخرج يكون ٥ فولت (الواحد المنطقي)، وإذا كان  $V_1 > V_2$  فإن الخرج يساوى صفر ، وهذا هو المكبر المستخدم في دوائر التوقيت عادة. أحد مكبرات العمليات الرئيسية التي يمكن استخدامها كمقارن هي الشريحة uA741

و .uA311

لتغيير الخرج إلى من		الدخل المطلوب	
$Q_n$	$Q_{n+1}$	R	S
0	0	d	0
0	1	0	1
1	0	1	0
1	1	0	d


جدول ١-١١ جدول الحقيقة للقلاب RS

### ١١ - ٤ القلاب Flip Flop

القلاب الذي يهمنا هنا هو من النوع R-S وكما نعلم فإن مثل هذا القلاب له جدول حقيقة truth table كما هو موضح في شكل (١١ - ٤). من هذا الشكل نلاحظ أنه لتغيير خرج القلاب من صفر إلى واحد فإن S لابد أن تكون واحد و R لابد وأن تكون صفراء، ولكي نغير الخرج من واحد إلى صفر فإن S لابد أن تكون صفر و R لابد وأن تكون واحد. راجع هذا النوع من القلابات في الفصل السابع. إذا كان الخرج  $Q=0$  ونريده أن يبقى كذلك فانه يمكن

عمل ذلك بطريقتين، إما أن نجعل  $S = 0$  و  $R = 0$  وهذا معناه لا تغيير في الحالة أو نجعل  $S = 1$  و  $R = 1$ . كل من الحالتين يمكن كتابتها كما في الجدول ١١-١١ السطر الأول في صورة  $S = 0$  و  $R = d$  حيث  $d$  معناها أو (غير مهم أن تكون صفر أو واحد) كذلك اذا كان  $1 = Q$  ونريده أن يبقى كذلك، فيمكن الحصول على ذلك بجعل  $S = 0$  و  $R = 0$  وهذا معناه لا تغيير أو أن نجعل  $S = 1$  و  $R = 0$  وكل من الحالتين يمكن كتابتها كما في السطر الأخير في الجدول ١١-١١ على الصورة  $S=d$  و  $R=0$ .

يمكن الحصول على دائرة توقيت بسيطة ورخيصة باستخدام مقاومتين ومكثف كما في شكل (١١-٥). هذه الدائرة مع بساطتها إلا أنها ستعكس لنا أساسيات الحصول على دائرة توقيت ذات امكانات عالية. في هذه الدائرة عندما يكون




شكل (١١-٥) دائرة بسيطة للحصول على زمن تأخير

المفتاح مفتوح فإن المكثف يشحن بجهد يجعل الطرف السالب للمقارن أعلى من الطرف الموجب ويكون خرج المقارن صفر والمبين موجود في الخرج

يكون مطافاً. عند قفل المفتاح فإن المكثف يفرغ شحنته فوراً، وعند ترك المفتاح ينفتح مرة ثانية ويبدأ المكثف في الشحن. لاحظ أنه عند نزول جهد المكثف للصفر يصبح جهد الطرف الموجب للمقارن أعلى من جهد الطرف السالب ويصبح الخرج ٥ فولت ويضيء لمبة البيان. تظل لمبة البيان مضيئة طوال مدة شحن المكثف إلى أن يصل الجهد عليه لقيمة تجعل جهد الطرف السالب أعلى من الموجب حيث عندها يرجع خرج المقارن للصفر مرة أخرى وتطفئ لمبة البيان وتستقر الدائرة على هذا الوضع. مدة عدم الاستقرار بالطبع تتوقف على قيمة المكثف وقيمة المقاومة  $R=47\text{ k}\Omega$  وقيمة الجهد  $V$  المثبت على الطرف الموجب للمقارن. يمكننا بناء هذه الدائرة وتجربتها عند قيم مختلفة للمقاومات والمكثف وقياس زمن التأخير في كل حالة باستخدام ساعة إيقاف. سنرى بعد قليل كيفية حساب زمن الاستقرار عند دراسة شرائح التوقيت.


طريقة التشغيل السابقة تسمى الطريقة أحادية الاستقرار حيث أن الخرج كما رأينا يكون مستقراً عند الصفر وعند الإثارة يرتفع إلى الواحد لفترة زمنية معينة يمكن التحكم فيها ثم يعود مرة أخرى للصفر وهو الوضع المستقر ويظل كذلك إلى أن تتم إثارته مرة أخرى. هناك الطريقة عديمة الاستقرار التي لا يستقر فيها الخرج على وضع معين حيث يكون الخرج مرتفع لفترة زمنية يمكن التحكم فيها ثم ينخفض لفترة زمنية أخرى يمكن التحكم فيها أيضاً، ثم يرتفع مرة أخرى، ثم ينخفض، وهكذا يظل الخرج متراجحاً بين الارتفاع والانخفاض دون أن يستقر على وضع معين. أى أن الخرج يكون عبارة عن موجة مربعة. شكل (١١-٦) يبين دائرة مقارن بسيطة تعمل بالطريقة عديمة الاستقرار. لكي نفهم طريقة عمل هذه الدائرة سنبدأها بافتراض أن الخرج عند النقطة  $S$  مرتفع ويساوي جهد القدرة  $V_{CC}$ . جهد النقطة  $P$  سيكون نصف هذه الكمية نتيجة المقاومتين الموصلتين بين الخرج والأرضي. في هذه الأثناء يشحن المكثف ويرتفع الجهد عليه محاولاً الوصول إلى القيمة  $V_{CC}$ . عندما يصل جهد المكثف وبالتالي جهد النقطة  $N$  أعلى قليلاً من جهد النقطة  $P$  فإن خرج المكثف يتغير

من  $V_{CC}$  إلى  $V_{CC}$  - ويصبح جهد النقطة P سالباً ويبدأ المكثف في التفريغ. يظل المكثف يفرغ وتقل الشحنة عليه ويقل جهد النقطة N إلى أن يصل إلى جهد النقطة P أو أقل قليلاً حيث عندها ينقلب خرج المقارن ويعود إلى الموجب مرة ثانية وهكذا يظل الخرج يتارجع بين الموجب والسلب والمكثف بين الشحن والتفريغ في حالة من عدم الاستقرار إلى مالا نهاية. شكل (١١ - ٦) يوضح أيضاً المخطط الزمني لهذه الدائرة عند كل نقاط الدائرة فحاول متابعته. معادلة أزمنة الشحن والتفريغ سندرسها بالتفصيل مع شرائح التوفيق.



## ١١-٥ التركيب الداخلى وطريقة التشغيل للشريحة NE555

الشريحة NE555 تعتبر أحد شرائح دوائر التوفيق الشائعة الاستخدام رخص ثمنها وملائمتها للكثير من التطبيقات وأيضاً بساطة التعامل معها. هذه الشريحة قادرة على العمل بطريقتين، الطريقة الأولى هي طريقة التشغيل أحادية الثبات




والطريقة الثانية هي الطريقة عديمة الثبات Astable، ونحن هنا سنعرض الطريقتين بالتفصيل. شكل (١١ - ٧) يبين الرسم الطرفي لهذه الشريحة. الطرف Q هو خرج الشريحة، والطرف TR هو طرف الإطلاق، والطرف CV هو طرف جهد التحكم Control Voltage، والطرف DIS هو طرف التفريغ Discharge، والطرف THR هو طرف جهد التشبع Threshold، والطرف R هو طرف إعادة Reset، وكل هذه الأطراف سنعرف الوضع استخداماتها ووظائفها في الأجزاء القادمة. طرف القدرة هو الطرف ٨ والأرضي على الطرف ١.

## ٦-١١ طريقة التشغيل أحدادية الاستقرار

## Monostable Operation

في الطريقة أحدادية الاستقرار يكون الخرج  $Q$  مستقراً تماماً على القيمة صفر. عند إعطاء نبضة إطلاق Trigger على الطرف ٢ يرتفع الخرج إلى القيمة  $V_{CC}$  لفترة زمنية معينة يتحدد مقدارها بقيمة كل من المقاومة  $R$  والمكثف  $C$  اللذان يوصلان من خارج الشريحة كما سنرى. شكل (١١ - ٨) يوضح التركيب الداخلي للشريحة NE555 مع توصيل المقاومة  $R$  والمكثف  $C$  من خارج الشريحة لتشغيلها بالطريقة أحدادية الثبات. كل التوصيات الغامقة تعتبر توصيات من خارج الشريحة. الأرقام من ١ إلى ٨ هي أرقام أطراف الشريحة حيث أن الشريحة لها ٨ أطراف فقط كما رأينا في شكل (١١ - ٧). هناك إصدار لهذه الشريحة يتكون من ١٤ طرف.




شكل (١١ - ٨) التركيب الداخلى للشريحة NE555

يوجد بداخل الشريحة ثلاثة مقاومات متساوية تماماً في المقدار وقيمة كل منها  $R$  ومتصلة بجهد المصدر  $V_{CC}$  من ناحية والأرضي من الناحية الأخرى، وعلى ذلك فإن كل واحدة من هذه المقاومات ستتحمل ثلث هذا الجهد. معنى ذلك أن المقارن ١ كما في شكل (١١ - ٨) يتصل دخله السالب بجهد مقداره ثلثا ( $\frac{2}{3}$ ) جهد المصدر  $V_{CC}$ ، والمقارن ٢ يتصل دخله الموجب بجهد مقداره ثلث ( $\frac{1}{3}$ ) جهد المصدر  $V_{CC}$ . أيضاً فإن دخل المقارن ١ الموجب يتصل بجهد المكثف  $C$ ، كما دخل المقارن ٢ السالب فيتصل بدخل الشريحة وهو الطرف ٢ الذي سيعطى من عليه نبضة الإطلاق trigger. كما نرى في شكل (١١ - ٨) فإن الطرف ٢ يتصل دائماً بجهد المصدر  $V_{CC}$  من خلال المقاومة  $R_2$  (هذه المقاومة ليس لها دخل بتحديد قيمة زمن التأخير) وعلى ذلك فإن جهده سيكون دائماً  $V_{CC}$  إلا عند ضغط المفتاح  $S$  لإعطاء نبضة

إطلاق حيث عندها سيكون جهد هذا الطرف يساوى صفر. أي أنه لكي نبدأ فترة عدم استقرار جديدة يتنتقل فيها المخرج من صفر إلى واحد لمدة معينة علينا إعطاء نبضة إطلاق يتنتقل فيها الطرف ٢ من الواحد إلى صفر ثم إلى واحد مرة أخرى. واحد يعني بها جهد المصدر  $V_{CC}$  والصفر هو الأرضى، وهذه الشريحة من الممكن أن يصل جهد المصدر لها إلى ١٨ فولت، وأقل جهد لها هو ٥ فولت.

خرج المقارن ١ يتصل بالدخل  $R$  للقلاب، وخرج المقارن ٢ يتصل بالدخل  $S$  لهذا القلاب. لاحظ أن خرج أي واحد من المقارنين إما أن يكون واحد إذا كان جهد دخله الموجب أكبر من جهد دخله السالب أو أن يكون صفرًا إذا كان جهد دخله السالب أكبر من جهد دخله الموجب. وعلى ذلك فإن الاشارات الداخلية لكل من  $R$  و  $S$  ستكون إما واحد أو صفر على حسب خرج هذه المقارنات. خرج القلاب  $\bar{Q}$  يتصل بقاعدة الترانزستور  $T3$  ومن على باعث  $T3$  في نفس الوقت. يجب أن تذكر دائمًا في هذا المجال أن الترانزستورات  $T1$  و  $T2$  و  $T3$  كلها تعمل كمفاتيح، أي أنها إما أن تكون موصولة تماماً كما لو كان الباعث متصلًا تماماً بالمجموع  $collector$  وذلك يأتي عندما يكون جهد القاعدة موجب، وإما أن تكون هذه الترانزستورات مفتوحة تماماً وفي هذه الحالة يكون الباعث غير متصل على الإطلاق بالمجموع  $open circuit$  وهذا يأتي عندما يكون جهد القاعدة صفرًا.




شكل (٩ - ١١) التشغيل أحادي الاستقرار للشريحة NE555 والمخطط الزمني للخرج

لكي نشرح كيفية عمل هذه الشريحة سنبدأ بافتراض أنه ليست هناك أية إشارة على دخل الشريحة (الطرف ٢) لذلك فان هذا الطرف سيكون متصلًا بجهد موجب مقداره  $V_{CC}$ ، لذلك فان دخل المقارن ٢ السالب سيكون أكبر من دخله الموجب، وبالتالي سيكون خرج هذا المقارن يساوى صفر أي أن الطرف  $S$  للقلاب سيكون صفر هو الآخر. وعلى ذلك فإن  $\bar{Q}$  ستكون صفرًا، و  $T3$  ستكون مفتوحة أما  $T2$  و  $T1$  فسيكونان موصلان، وعلى ذلك فإن خرج الشريحة سيكون صفر وسيكون المكثف  $C$  متصلًا بالأرضى نتيجة أن  $T1$  موصلا، وستستقر الشريحة على ذلك. في هذه الأثناء سيكون دخل المقارن ١ الموجب يساوى صفر (أي أنه موصلا بالملكتف) أي أقل من دخله السالب، وعلى ذلك فإن خرج هذا المقارن سيكون صفرًا أيضًا، أي أن  $R=0$  وعلى ذلك فإن خرج القلاب  $Q$  سيظل صفرًا طالما أنه ليست هناك أية إشارة على الطرف ٢.

تعال نفترض الآن حدوث إثارة على الطرف 2 للشريحة عن طريق الضغط على المفتاح S ثم تركه، أي أن جهد هذا الطرف تغير من واحد إلى الصفر ثم رجع إلى الواحد مرة أخرى كما هو موضح في شكل (١١ - ٨). نتيجة هذه الأثارة سيكون أن دخل المقارن 2 السالب أقل من دخله الموجب، وعلى ذلك فإن خرج هذا المقارن سيرتفع من صفر إلى واحد. أي أن S ستتصبح واحد وهذا سيقلب حالة القلاب Q من صفر إلى واحد، أي أن  $Q=1$ ، وبالتالي  $\bar{Q}=0$ . نتيجة ذلك فإن كل من T1 و T2 سيكون مفتوح ولن يرى المكثف C جهد الأرض لذلك فإنه سيبدأ في الشحن من خلال المقاومة R بثابت زمني مقداره  $RC$  محاولاً الوصول إلى الجهد  $V_{CC}$ . في نفس الوقت سيكون الترانزستور T3 موصلاً وبالتالي فإن خرج الشريحة يتصل بجهد المصدر  $V_{CC}$  ويصبح واحد.

كما ذكرنا فإنه بمجرد أن يصبح الترانزستور T1 غير موصلاً فإن المكثف C سيبدأ في الشحن محاولاً الوصول إلى القيمة  $V_{CC}$ . لاحظ أيضاً أن جهد المكثف أثناء عملية الشحن يكون موصلاً على الدخل الموجب للمقارن 1، وعلى ذلك فإن جهد هذا الطرف سيتبع تماماً نفس التغير المحدث على المكثف. مع زيادة الجهد على طرف المكثف يزداد وبالتالي الجهد على الطرف الموجب للمقارن 1 إلى أن يصل جهد المكثف إلى ثلثين  $V_{CC}$  أو أعلى قليلاً حيث عندها يصبح

الطرف الموجب لهذا المقارن أعلى من طرفة السالب، فيتغير خرجه إلى الواحد بدلاً من الصفر، وبالتالي تصبح  $S=1$ . لاحظ أن  $R=1$  في هذه الأثناء، وبالتالي سيحدث إعادة وضع القلاب ويصبح الخرج  $Q=0$  وبالتالي  $\bar{Q}=1$  وبالتالي يصبح الترانزستور T3 موصلاً مرة أخرى ويعود خرج الشريحة إلى الصفر. وأما T1 و T2 ففيصبح كل منهما موصلاً مرة أخرى أيضاً، وبالتالي سيوصل المكثف C على الأرض ليفرغ شحنته وينتهي من دورة عدم الاستقرار التي حدثت له نتيجة الإثارة التي حدثت على الطرف 2 للشريحة. كما رأينا فإن هذه الفترة هي عبارة عن فترة شحن المكثف من صفر محاولاً الوصول إلى الجهد  $V_{CC}$  ولكن عندما يصل جهده إلى  $\frac{2}{3}V_{CC}$  سيتوقف ويفرغ شحنته. بالطبع فإن هذا الزمن سيتوقف على قيمة كل من C و R ويمكن حساب هذا الزمن من المعادلات التالية:



$$V_c = V_{CC}(1 - e^{-t/RC}) \quad (3-11)$$

عندما يكون  $t = T$  حيث  $T$  هي نهاية زمن الشحن كما في شكل (١١ - ٩) ، فإن جهد المكثف  $V_C$  يساوى  $\frac{2}{3}V_{CC}$

. بالتعويض بذلك في المعادلة (١١ - ٣) نحصل على ما يلى :

$$\frac{2}{3}V_{CC} = V_{CC}(1 - e^{-T/RC}) \quad (4-11)$$

ومنها يمكن حساب الزمن  $T$  كما يلى :

$$T = RC \ln(3) \quad (5-11)$$

وهذه يمكن كتابتها كما يلى :

$$T = 1.1RC \quad (6-11)$$

في المعادلات السابقة عندما تكون  $R$  بالأوم و  $C$  بالفاراد فإن  $T$  تكون بالثانية. شكل (١١ - ٩) يبين مرة أخرى طريقة توصيل الشريحة لعمل بالطريقة أحادية الاستقرار، كما يبين المخطط الزمني على الأطراف المختلفة. القيم العملية للمقاومة  $R$  ما بين ١٠٠ أوم واحد ميجاوم، وأما قيم المكثف  $C$  فتتراوح بين ١٠٠ بيكوفاراد إلى ١٠٠٠ ميكروفاراد وعلى ذلك فإن زمن التأخير الذى يمكن الحصول عليه من مثل هذه الدائرة يتراوح ما بين ١٠ نانو ثانية و ١٠٠٠ ثانية أى ما يساوى حوالى ساعتين ونصف تقريبا.

## ٧-١١ طريقة التشغيل عديمة الاستقرار Astable Operation

في هذه الطريقة يتم توصيل الطرف ٢ بالطريق ٦ للشريحة وبالتالي يصبح الدخل السالب للمقارن ٢ يرى جهد المكثف هو الآخر. هناك أيضا مقاومة جديدة  $R_b$  بين الطرفين ٦ و ٧ للشريحة وهذه سيعمل المكثف بالتفريغ من خلالها. شكل (١١ - ١٠) يوضح ذلك.

معنى عدم الاستقرار أن الخرج يصعد للقيمة واحد لفترة زمنية معينة سنرى أنها تتعدد بقيمة المجموع المقاومتين  $R_a$  و  $R_b$  والمكثف  $C$  ، ثم بعد ذلك ينزل مرة ثانية للصفر لفترة تتعدد بقيمة المقاومة  $R_b$  فقط والمكثف  $C$  ويستمر في ذلك بين الصعود للواحد والتزول للصفر إلى مالا نهاية، أى أنها ستحصل في الخرج على موجة مربعة وليس بضة وحيدة كما سبق. سنبدأ مع جهد المكثف عند أى لحظة ولتكن أثناء شحنه. في هذه الأثناء يشحن المكثف من خلال المقاومتين  $R_a$  و  $R_b$  ويظل الجهد عليه في الارتفاع محاولا الوصول إلى  $V_{CC}$  ، ولكن عندما يصل

جهده إلى القيمة  $\frac{2}{3}V_{CC}$  أو أعلى قليلاً يصبح خرج المقارن رقم ١ يساوى واحد وبذلك يحدث إعادة وضع للقلاب

ويصبح خوجه وبالتالي خرج الشريحة يساوى صفر. في هذه الأثناء تصبح  $Q = \bar{Q}$  وبالتالي يصبح كل من  $T_1$  و  $T_2$  موصلًا وبالتالي يبدأ المكثف  $C$  في التفريغ من خلال المقاومة  $R_b$  نتيجة اتصال الطرف ٧ بالأرضي نتيجة توصيل

الترانستور  $T_1$ . يستمر المكثف في التفريغ ويستمر الجهد عليه في النقصان إلى أن يصل جهده إلى القيمة  $\frac{1}{3}V_{CC}$  أو أقل قليلاً حيث عندها يصبح جهد الطرف السالب للمقارن ٢ أقل من جهده الموجب وبالتالي تصبح  $S = 1$  وعندما

ينقلب الحال ويصبح  $Q = 1$  وبالتالي خرج الشريحة ينقلب هو الآخر إلى واحد مرة أخرى ويبدأ المكثف في الشحن مرة

أخرى من خلال المقاومتين  $R_a$  و  $R_b$  كما سبق ويستمر في ذلك إلى أن يصل جهده إلى  $\frac{2}{3}V_{CC}$  حيث عندها ينقلب

الخرج مرة أخرى، وهكذا تتكرر العملية إلى مالا نهاية. الآن سنحاول حساب زمن الشحن  $T_1$  وزمن التفريغ  $T_2$ .

في أثناء الزمن  $T_1$  يشحن المكثف مبتدئاً من القيمة الابتدائية  $\frac{1}{3}V_{cc}$  محاولاً الوصول إلى القيمة النهائية  $V_{cc}$  ولكن


عندما يصل إلى  $\frac{2}{3}V_{cc}$  يبدأ التفريج. على ذلك يمكن كتابة معادلة شحن المكثف كما يلى:

$$V_c = \frac{1}{3}V_{cc} + (V_{cc} - \frac{1}{3}V_{cc})(1 - e^{-t/(R_a+R_b)C}) \quad (7-11)$$

عندما  $t=T_1$  يكون  $V_c = \frac{2}{3}V_{cc}$  وبالتعويض عن ذلك في المعادلة السابقة مع بعض الاختصارات نحصل على الزمن  $T_1$  كما يلى:

$$T_1 = (R_a + R_b)C \ln 2$$

$$T_1 = 0.693(R_a + R_b)C \quad (8-11)$$



في أثناء الزمن  $T_2$  يفرغ المكثف شحنته من خلال المقاومة  $R_b$  ابتداءً من القيمة  $\frac{2}{3}V_{cc}$  محاولاً الوصول إلى القيمة النهائية صفر، وعلى ذلك فإن معادلة التفريج للمكثف يمكن كتابتها كما يلى:

$$V_c = \frac{2}{3}V_{cc}e^{-t/R_bC} \quad (9-11)$$

عندما  $t=T_2$  يكون  $V_c = \frac{1}{3}V_{cc}$  ومنها يمكن حساب  $T_2$  كما يلى:

$$T_2 = R_b C \ln 2$$

$$T_2 = 0.693 R_b C \quad (10-11)$$

كما رأينا فإن الخرج يكون عبارة عن موجة مربعة زمن الدورة لها يمكن حسابه من المعادلين (٩-٨) و (١٠-١١) كما يلى:

$$T = T_1 + T_2$$

$$= 0.693(R_a + 2R_b)C \quad (11-11)$$

كما يمكن وضع معادلة لتردد الموجة الناتجة كما يلى:

$$F = \frac{1}{T} = \frac{1.44}{(R_a + 2R_b)C} \quad (12-11)$$


وعلى ذلك فإنه باستخدام مقاومتين ومكثف يمكن التحكم في تردد الموجة الناتجة، كما يمكن التحكم في نسبة زمن الواحد لزمن الصفر لهذه الموجة. كما نرى من طريقت تشغيل الشريحة NE555 فإنها يمكن استخدامها في العديد من التطبيقات، وأن التطبيقات التي ذكرناها في مقدمة هذه الفصل ما هي إلا قليل من كثير يمكن عمله بهذه الشريحة.

في التشغيل غير المستقر للشريحة 555 تتم عملية الشحن من خلال المقاومتين  $R_a + R_b$ ، بينما تتم عملية التفريج من خلال المقاومة  $R_b$  فقط ولذلك فإنه من الصعب جداً الحصول على زمن تفريج يساوى زمن الشحن وهذا من عيوب الاستخدام الغير مستقر لهذه الشريحة. البعض يقول نضع  $R_a = 0$  وهذا لا يمكن لأنه يعني ذلك أن توصل طرف التفريج

بجهد القدرة مباشرة فلن يتمكن المكثف من التفريغ. شكل (١١-١١) يبين دائرة مقتربة يمكن الحصول منها على موجة مربعة متساوية الزمنين (زمن التفريغ و زمن الشحن). هنا تم وضع دايدو على المقاومة  $R_b$  بحيث يكون هذا الدايدو موصلًا في حالة الشحن فقط فيلغى المقاومة  $R_b$  وتكون معادلة زمن الشحن هي  $C = 0.693 R_a C$ . بينما في حالة التفريغ يكون الدايدو غير موصل ويتم التفريغ من خلال  $R_b$  فقط وتكون معادلة التفريغ هي  $C = 0.693 R_b C$ . وعلى ذلك لو وضعنا  $R_a = R_b$  فإننا سنحصل على زمن شحن مساوى بدرجة كبيرة جداً لزمن التفريغ.

هذا النوع من دوائر التوقيت والتى تمثلها الشريحة NE555 تسمى بمؤقتات النبضة الواحدة one shot timers أو المؤقتات الغير قابلة للبرمجة unprogrammable. بمعنى أن الشريحة لنفس قيم المقاومة  $R$  والمكثف  $C$  تعطى زمن تأخير واحد فقط. ذلك على العكس من المؤقتات الأخرى التي يمكن برمجتها لتعطى أكثر من زمن تأخير لنفس قيمة هذه المكونات الخارجية كما سنرى. المؤقتات أحادية النبضة تعانى من بعض العيوب وأهمها هي الحدود التي يمكن أن تضعها قيم كل من المقاومة والمكثف الخارجيين على قيمة زمن التأخير الناتج. فكما رأينا أنه لكي نحصل على زمن تأخير صغير لابد أن نصغر قيم كل من المقاومة والمكثف لأقصى درجة، وبالطبع سيكون هناك حد لذلك حيث أن المقاومة الداخلية للدخل والمكثفات الطيفية ستضيق حداً لذلك. كما أنه للحصول على أزمنة تأخير كبيرة فإنه لابد من تكبير قيم كل من المقاومة والمكثف، وبالطبع فإنه مع تكبير هذه القيم ستلعب دقة هذه المكونات دوراً كبيراً في خطأ حساب الزمن الناتج. لذلك كان التفكير في نوع آخر من المؤقتات وهى المؤقتات التى تحتوى عدادات أيضاً Timer/Counter أو أحياناً يطلق عليها المؤقتات القابلة للبرمجة.

## ٨-١١ المؤقتات ذات العدادات Timer Counters




تستخدم هذه المؤقتات في الحصول على أزمنة تأخير كبيرة جداً تصل إلى أيام وباستخدام تتابعات منها من الممكن الحصول على أزمنة تأخير تصل إلى سنين. تكون هذه الشرائط عادة من مذبذب، وهذا المذبذب يكون غالباً دائرة توقيت تعمل في الطريقة عديمة الاستقرار حيث يكون خرجه موجة مربعة يتم التحكم فيها باستخدام مقاومة ومكثف خارجيين كما رأينا مع الشريحة NE555. هناك أيضاً بداخل هذه الشرائط عداد ثانئ، يمكن ضبطه ليعد عدد معين من النبضات الخارجية من المذبذب، بعدها يعطى نبضة على خرجه تمثل زمن التأخير المطلوب من المؤقت. أى أن زمن التأخير في هذه الحالة يكون عدد معين من


النبضات التي يمكن التحكم في زمن النبضة الواحدة منها كما يمكن التحكم في عددها. بذلك يمكن الحصول على أزمنة

تأخير كبيرة باستخدام قيم صغيرة للمكثف والمقاومة. أشهر شريحة ممثلة لهذا النوع من دوائر التوقيت هي الشريحة XR2240 التي سنلقي الضوء عليها في هذا الجزء.

## ١١-٩ الشريحة XR2240 المؤقت بعداد Timer Counter



## شكل (١٢-١٣) أخذ الإشارة من مخارج الشريحة XR2240



## شكل (١٤-١١) الإشارة على أطرااف الخرج

كما هو موضح في شكل (١٢ - ١١) فهذه الشريحة تتكون من ثلاثة أجزاء رئيسية هي كالتالي:


- ١ مذبذب وهو عبارة عن دائرة شريحة ٥٥٥ تعمل في الطريقة  
عديمة الاستقرار ويتم التحكم في تردد هذه المذبذبات عن  
طريق مقاومة يتم توصيلها من الطرف ١٣ إلى المصدر  
VCC على الطرف ١٦، ومكثف يتم توصيله بين الطرف  
١٣ والأرضى على الطرف ٩. خرج هذا المذبذب يكون  
عبارة عن موجة مربعة متماثلة. خرج هذا المذبذب يمكن  
قراءته مباشرة على الطرف ١٤ كما أنه يعتبر دخالاً للعداد  
الثنائى كما هو موضح في الشكل (١١ - ١٢). الطرف  
١٢ هو الطرف السالب في المقارن ١ في الشريحة ٥٥٥.

هذا الطرف يمكن توصيل جهد متغير عليه لتحصل على موجة مربعة معدلة frequency modulated التردد على خرج الشريحة.


- ٢ - الجزء الثاني في الشريحة هو عدد ثنائي من  
٨ مراحل وله ٨ مخارج كما في شكل  
(١١ - ١٢). هذا العدد يعد النبضات  
الداخلة له والقادمة من خرج المذبذب.  
كما نعلم من خصائص أي عدد ثنائي  
فإن الخرج الأول للعداد يقسم التردد

الداخل على ٢ (f0) في شكل (١١ - ١٢) ) والخرج الثاني يقسم على ٤ وهكذا حتى الخرج الثامن الذي يقسم الدخل على ٢٥٦ أى 128/f0.

- الجزء الثالث هو قلاب التحكم في الشريحة حيث من خلال هذا القلاب يمكن إعادة وضع عدد الشريحة أى تصفيه Reset عن طريق إعطاء نبضة على الطرف ١٠ . كما يمكن بدأ فترة توقيت جديدة عن طريق إعطاء نبضة على الطرف ١١ trigger. كما يمكن عن طريق هذين الطرفين التحكم في تشغيل الشريحة، إما بالطريقة أحادية الاستقرار، أو الطريقة عديمة الاستقرار كما سنرى.




جميع مخارج العداد الثمانية موصولة على أطراف الشريحة من خلال ترانزستور مفتوح الجمع open collector. معنى ذلك أنه لكي نأخذ خرج من أي طرف من هذه الأطراف لابد من توصيل هذا الطرف من خلال مقاومة ٤,٧ كيلوأوم تقريبا على الجهد Vcc. شكل (١١-١٣) يبين المخرج  $f_0$ ، والطرف ١، وكيفية أخذ الإشارة من عليه.



كما نرى من هذا الشكل فإن خرج العداد واحد فإن الطرف ١ سيكون صفر، بينما عندما يكون خرج العداد صفر فإن الطرف سيكون واحد. وعلى ذلك فإنه مع تكرار النبضات الخارجية من العداد فإننا سنحصل على نفس هذه النبضات ولكن معكوسة كما في شكل (١٤-١١). عند توصيل مقاومة ومكثف على الطرف ١٣ للحصول على موجة معينة وإعطاء نبضة بدأ على الطرف ١١ فإننا سنحصل على موجات مربعة ذات قواسم مختلفة من على كل طرف على حده كما في نفس الشكل (١٤-١١) مع ملاحظة أن كل موجة على أي طرف تكون ذات تردد نصف تردد الموجة على الطرف السابق له. معنى ذلك أنه يمكن الحصول على ٨ قيم مختلفة لأزمنة التأخير من على الثمانية مخارج كل على حده.

يمكن الحصول على قيم أخرى لأزمنة التأخير عن طريق توصيل أكثر من خرج من مخارج الشريحة مع بعضها وتوصيلها على الجهد Vcc من خلال مقاومة واحدة كما في شكل (١٥-١١). هذه التوصيلة تسمى بوابة أور الموصولة Wired

OR gate. هذه البوابة سيكون خرجها الكلى صفر طالما أن أى واحد من المخارج الموصولة يساوى صفر، وستكون واحد فقط عندما تكون كل هذه المخارج تساوى وحيد. شكل (١١ - ١٦) يبين المخطط الزمني على المخارج الثلاثة الأولى  $f_0$  و  $f_0/2$  و  $f_0/4$  حيث نلاحظ أن الخرج الكلى أصبح صفرًا لمدة ٧ نبضات من نبضات المذبذب. لاحظ أن مجموع قواسم هذه المخارج الثلاثة يساوى  $4+2+1=7$ ، والخرج الكلى الناتج كان صفرًا لمدة ٧ نبضات وواحدًا لمدة نبضة واحدة ثم يبدأ في التكرار كما في شكل (١١ - ١٦). بالمثل لو وصلنا الأطراف ١ و ٢ و ٣ فإننا سنحصل على موجة تكون صفرًا لمدة ٥ نبضة وواحدًا لمدة نبضة واحدة وهكذا. عند توصيل أطراف غير متتالية مثل الطرف ١ والطرف ٥ مثلاً فإننا سنحصل في خرجهما على نموج مختلف للموجة الناتجة كما في شكل (١١ - ١٧). من ذلك نرى أنه يمكن الحصول على ٢٥٦ نموجاً مختلفاً لموجة الخرج عن طريق التوصيلات المختلفة بين أطراف الخرج.





كما رأينا فإن كل هذه التوصيلات من النوع عديم الاستقرار الذى نحصل منه على موجة بنموج خرج متكرر طوال الوقت إلى مالانهاية. يمكن التشغيل في الطريقة أحادية الاستقرار عن طريق أخذ أى خرج من المخارج وتوصيله على الطرف ١٠ للحصول على إعادة الوضع (Reset) أو التصفير. عند أى حافة صاعدة على هذا الطرف يتم تصفيير جميع مخارج العداد ليبدأ عملية العد من جديد. شكل (١١ - ١٨) يبين توصيل هذه الشريحة لعمل في الطريقة أحادية الاستقرار التي تعطى نسبة مقدارها واحدًا لمدة نبضة واحدة بعد ٢٥٥ نبضة من بدء نبضة الإطلاق على الطرف ١١ وذلك عند فصل المفتاح S.

## XR 556 الشريحة ١٠-١١


هذه الشريحة تحتوى على مؤقتين كل منهما متطابق تماماً من حيث طريقة التشغيل مع المؤقت الموجود في الشريحة 555. شكل (١١ - ١٩) يبين محتويات الشريحة 556 حيث نلاحظ وجود المؤقتين والأطراف الخاصة بكل منهم حيث نرى أن كل مؤقت لا يعتمد على المؤقت الآخر، بمعنى أن كل منهم له الأطراف الخاصة به فقط وليس هناك أى أطراف عامة للمؤقتين سوى طرف القدرة VCC الذى يتراوح من ٥ إلى ١٨ فولت، وطرف الأرضى. كل من المؤقتين يمكن تشغيله

في الطريقة أحادية الاستقرار والطريقة عديمة الاستقرار عن طريق توصيل مقاومة ومكثف في الحالة أحادية الاستقرار، ومقاومنين ومكثفين في الحالة عديمة الاستقرار. كل مؤقت يمكنه أن يدفع أو يبتلع تيار مقداره ١٥٠ ميللى أمبير.



## ١١-١١ الشريحتان XR 558/559


تحتوى هذه الشريحة على أربعة مؤقتات لا يعتمد أى واحد فيها على الآخر سوى في طرف إعادة الوضع Reset فهو مشترك للأربعة مؤقتات كما في شكل



شكل (٢٠) التركيب الداخلى للشريحة XR 558/559

(٢٠ - ١١) الذى يبين التركيب الداخلى لهذه الشريحة. يمكن تشغيل أى واحد من هذه المؤقتات في الطريقة أحادية الاستقرار عن طريق مقاومة ومكثف توصل من الخارج كما في الشريحة 555 تماماً. لا يمكن تشغيل أى واحد من هذه المؤقتات في الطريقة عديمة الاستقرار وحده نتيجة غياب طرف التتابع Discharge في الشريحة 555 والشريحة 556. للتشغيل بالطريقة عديمة الاستقرار يمكن استخدام مؤقتين حيث يستخدم خرج الأول كنبضة إثارة Trigger للثانى، وخرج الثانى



كنبضة إثارة للأول كما في شكل (١١ - ٢٢). خرج كل المؤقتات الموجودة في الشريحة 558 مأخوذ من خلال open transistor بمجموع مفتوح collector. لذلك عند التعامل مع هذه المؤقتات لابد من توصيل الخرج بجهد القدرة Vcc من خلال مقاومة حوالى ٤,٧ كيلواوم. في هذه الحالة سيكون الخرج مستقراً على الصفر إلا عند الإثارة فإن الخرج يتغير إلى Vcc عند اللفترة الزمنية المحددة التي تحدد بالمقاومة



شكل (٢١ - ١١) دائرة عامة للاستخدام أحادى الاستقرار لأى واحدة من الشريحتين 558 أو 559

والملائم. في هذه الحالة يمكن للشريحة أن تتبع حتى ١٠٠ ميلى أمبير. الشريحة 559 هي نفسها تماماً للشريحة 558 سوى أن الخرج في هذه الحالة مأخوذ من خلال باعث مفتوح open emitter وليس مجموع مفتوح كما في حالة الشريحة 558. لذلك فإنه عند التعامل مع مؤقتات الشريحة 559 فلا بد من توصيل الخرج على الأرضى من خلال مقاومة ٤,٧ كيلواوم. الشريحة يمكنها أيضاً أن تتبع حتى ١٠٠ ميلى أمبير. في هذه الحالة أيضاً سيكون الخرج صفر إلا عند إثارة الشريحة فإن الخرج يرتفع إلى Vcc. جهد القدرة للشريحتان يتراوح من ٥ إلى ١٨ فولت. شكل (٢١ - ١١) يبين دائرة عامة لتوصيل إما الشريحة 558 أو الشريحة 559 لتعمل في الطريقة أحادية الاستقرار. أطراف الإثارة Trigger في كل


من الشرحتين حساس للحافة النازلة للإشارة على هذه الأطراف . لذلك يمكن توصيل أكثر من مؤقت من تتابعيا مباشرة دون أى دوائر ربط للحصول على أزمنة تأخير كبيرة كما في شكل (١١ - ٢٣) الذى يبين الأربع مؤقتات وقد تم توصيلها كلها على التتابع وبأزمنة تأخير مختلفة لكل منها حيث سيكون زمن التأخير الكلى هو مجموع هذه الأزمنة . عند وجود حافة نازلة على طرف إعادة الوضع Reset وهو الطرف ١٣ فإن خرج جميع المؤقتات يرجع إلى الصفر . الطرف ٤ وهو طرف جهد التحكم Control voltage يعتبر طرف عام للأربعة مؤقتات كلها حيث يمكن من خلاله الحصول على تعديل لنسبات الخرج Pulse width modulation حيث يتغير زمن النبضة تبعاً لتغيير جهد هذا الطرف . في الوضع العادي يصل هذا الطرف على الأرضى من خلال مكثف كما في شكل (١١ - ٢١).



شكل (١١ - ٢٣) توصيل الأربع مؤقتات فى الشريحة 558 على التوالى للحصول على زمن تأخير كبير . لاحظ المخطط الزمنى الناتج

## ZN1034 الشريحة ١٢-١١


هذه الشريحة عبارة عن مؤقت بعداد بنفس فكرة الشريحة XR2240 ولكنها غير قابلة للبرمجة كما سنرى. شكل (١١-٤) يبين التركيب الداخلى لهذه الشريحة. إنما تتكون من مذبذب يمكن التحكم في تردداته عن طريق مقاومة خارجية بين الطرف ١٤ والطرف ١٣ ومكثف بين الطرف ١٣ والأرضى. تحتوى الشريحة أيضا على عداد ثنائى مكون من ١٢ مرحلة، أى أنه يعد من صفر حتى ٤٠٩٥، أى ٤٠٩٦ نبضة وهى القيمة ١٢. عند إعطاء نبضة البدأ Trigger على الطرف ١ يبدأ العداد في عد النبضات المولدة عن طريق المذبذب والموصولة داخليا كدخل له. عندما يصل العداد إلى أقصى قيمة له، أى بعد ٤٠٩٦ نبضة فإن الشريحة يرتفع جهد خرجها Q على الطرف ٣ إلى القيمة Vcc وينخفض جهد المخرج  $\bar{Q}$  على الطرف ٢ إلى الأرضى. أى أن الطرفان ٢ و ٣ عبارة عن خرجان للشريحة كل منهما عكس الآخر. كل من المخرجين يمكنه أن يدفع أو يتلعر تيار حتى ٢٥ ميللى أمبير.




زمن التأخير الناتج يعطى بالمعادلة التالية:

$$T = K4095RC$$

حيث R مقاومة توصل بين الطرف ١٤ والطرف ١٣، و C مكثف يوصل بين الطرف ١٣ والأرضى. أما K فهو ثابت يستخدم للتحكم في دقة زمن التأخير. هذا الثابت تحدد قيمته تبعا لمقاومة (توضع في العادة متغيرة) خارجيا بين الطرفين ١٢ والأرضى كما في شكل (١١-٤). يمكن استخدام مقاومة داخلية من داخل الشريحة لهذا الغرض عن طريق التوصيل المباشر بين الطرفين ١١ و ١٢ بسلكية ، short circuit ، في هذه الحالة يكون الثابت K يساوى 0.668. في المعادلة السابقة يتم التعويض عن R بالأوم و عن C بالفاراد فيكون الزمن الناتج بالثانوية. جدول ١١-١ يبين زمن التأخير الناتج مع استعمال قيم مختلفة لمقاومة ومكثف التوقيت، وعند استعمال مقاومة خارجية  $R_{cal}$  مرة تساوى ١٠٠ كيلوأوم



ومرة تساوى ٣٠٠ كيلوأوم. لاحظ كيف أن زمن التأخير الناتج يتغير من ١ ثانية (ويكون النزول لقيمة أقل) إلى ٢,٧ أسبوع (وعكן الارتفاع إلى قيم أعلى من ذلك). جهد القدرة كما رأينا لهذه الشريحة هو ٥ فولت. يمكن تشغيل هذه الشريحة في الطريقة عديمة الاستقرار عن طريق توصيل الخرج من الطرف ٣ إلى الطرف ١ من خلال مقاومة ١٠ كيلوأوم كما في شكل (١١ - ٢٦). المكثف الموجود على الطرف ١ للتنعيم فقط.



C	R	Rcal= 100KΩ	Rcal= 300KΩ
0.01uF	39K	1sec	2.9sec
0.1uF	220K	1min	2.7min
1uF	100K	5min	12.5min
1uF	1.2M	1Hr	2.5Hrs
10uF	3.3M	1day	2.7days
100uF	2.2M	1week	2.7weeks

جدول ٢-١١ زمن التأخير الناتج من الشريحة ZN1034 عند قيم مختلفة لمقاومة ومكان التوقيت ومقاومة ضبط الثابت K

### ١٣-١١ تمارين

- ١- في الدائرة الموضحة في شكل (١١ - ٥):  
  - ما هو تأثير تغيير قيمة المقاومة ٤٧ كيلوأوم.
  - ما هو تأثير تغيير قيمة المقاومة المتغيرة (أو فرق الجهد V).
  - ما هو تأثير تغيير قيمة المكثف C.
  - ما هي قيمة R و C للحصول على زمن تأخير مقداره دقيقة واحدة.

- ٢ - إرسم رسم صندوقى يوضح تركيب الشريحة ٥٥٥ وشرح كيفية تشغيلها في الطريقة أحادية الاستقرار.
- ٣ - كرر السؤال الثاني مع شرح الطريقة عديمة الاستقرار.
- ٤ - إشرح طريقة استنتاج المعادلة (١١ - ١٢).
- ٥ - احسب قيم كل من  $R$  و  $C$  للحصول على أزمنة التأخير التالية باستخدام الشريحة ٥٥٥ في الطريقة أحادية الاستقرار: ١٠ ثوان، ٥ دقائق، نصف ساعة ، ١٢ ساعة.
- ٦ - احسب قيم كل من  $R$  و  $C$  للحصول على الموجات المربعة ذات الترددات التالية باستخدام الشريحة ٥٥٥ في الطريقة عديمة الاستقرار : ١٠٠ هرتز، ٥٠٠ هرتز، ١٠٠٠ هرتز، ٥ كيلوهرتز. إجعل نسبة زمن الواحد للصفر تساوى ١ إلى ٣.
- ٧ - مطلوب عمل دائرة توقيت لفرن ميكرويف يتم ضبطه الساعة ٨ صباحا (بدأ التشغيل) ليفتح في تمام الساعة ٢ (بعد ٦ ساعات) لمدة ١٠ دقائق ثم يطفئ. ارسم الدائرة اللازمة واحسب قيم جميع المقاومات والمكثفات المستخدمة.
- ٨ - أعد السؤال ٥ مستخدما الشريحة ٢٢٤٠.
- ٩ - أعد السؤال ٦ مستخدما الشريحة ٢٢٤٠.
- ١٠ - أعد السؤال ٧ مستخدما الشريحة ٢٢٤٠.
- ١١ - صمم دائرة توقيت توقف مصباح في الشقة أبتداء من الساعة ٨ مساء حتى الساعة ٦ صباحا ثم تطفئ المصباح من ٦ صباحا حتى ٨ مساء وهكذا إلى مالا نهاية وذلك لإيهام أى حرامى أن هناك أشخاص داخل الشقة.
- ١٢ - صمم دائرة توقيت يظل خرجها صفر لمدة ٣ سنوات، وبعدها يقلب إلى الواحد لمدة ساعة ويعود للصفر. (أحادي الاستقرار).
- ١٣ - ارسم شكل الإشارة الناتجة من الشريحة ٢٢٤٠ في حالة أخذ الخرج من المخارج التالية:
- ١، ٣، ٧
  - ١، ٥، ٨
  - ١، ٢، ٣، ٦
  - جميع المخارج الثمانية.

## الفصل الثاني عشر

١٢

## البوابات ثلاثية المنطق


Tristate Logic Gates

## ١-١٢ مقدمة

**هناك** بعض المواقع البسيطة وكثيرة الاستخدام في أي دائرة أو مشروع إلكتروني لم تتمكن من وضعها في أي واحد من الفصول السابقة ورأينا أن نضعها في هذا الفصل. من هذه المواقع بوابات المنطق الثلاثي tristate logic التي يكثر استخدامها بالذات مع دوائر التقابل مع المعالجات أو الحاسوب.

## ٢-١٢ ما هو المنطق الثلاثي، ولماذا؟

في موضع كثيرة تكون مضطراً لتغذية دائرة معينة من أكثر من دائرة، وبالتالي. مثلاً في شكل (١-١٢) نريد إدخال خرج البوابة ١ على البوابة ٥، ثم نفصل خرج البوابة ١ ونوصل خرج البوابة ٢، ثم نفصل خرج ٢، ونوصل خرج البوابة ٣، وهكذا. كل مثلث في شكل (١-١٢) عبارة عن رمز لدائرة أو نظام منطقى متكملاً.



البوابات ولتكن البوابة ١ كان خرجها يساوى صفر، وبواحة أخرى ولتكن البوابة ٢ كان خرجها واحد. نحن نعلم أن الواحد يناظر ٥ فولت، والصفر هو الأرضي، ومعنى توصيل ٥ فولت على الأرضي هو قصر في الدائرة Short circuit.

يتبع عنها ضياع أي عنصر من

عناصر الدائرة، فما هو الحل؟

البعض يقترح أن نضع مفتاح على


مخارج البوابات ١ و ٢ و ٣ بحيث

نغلق المفتاح المتصل بالبوابة المراد


توصيلها ونفتح كل المفاتيح

الأخرى، وبذلك نعزل كل

المدخل ما عدا مدخل واحد فقط



وهو المدخل المراد توصيله على البوابة ٥. هذا الحل يعتبر حل مثالى وسيجيئنا مخاطر القصر الذى من الممكن أن يحدث، ولكن لا أحد يتصور أن يمسك مجموعة من المفاتيح يقوم بفتحها وغلقها بسرعة كبيرة تصل إلى سرعة الحاسوب الذى من الممكن أن يتعامل مع هذه البوابات، وبالتالي فهذا حل غير عملى.



شكل (١٢ - ٣) الأشكال  
المختلفة لبوابات  
المنطق الثلاثي

الحل المثالى لهذا الموقف هو استخدام المنطق الثلاثي. شكل (١٢ - ٢) يبين أحد بوابات المنطق الثلاثي ورمزاها. الجديد هنا هو وجود خط تحكم بحيث عندما ينشط هذا الخط (يساوى واحد) يقفل مفتاح إلكترونى فيصبح خرج البوابة موصلًا على دخلها وتسلك البوابة مسلك أى بوابة ثنائية المنطق، بحيث يكون الخرج مطابقاً للدخل. أما عندما يكون خط التحكم غير نشط (صفر) يكون المفتاح مفتوح ويصبح الخرج معزولاً تماماً عن الدخل أو يكون مقاومة عالية high impedance، وهذه هي الحالة الثالثة للبوابة. أى أن البوابة يكون خرجها إما صفر أو واحد على حسب الدخل، أو يكون مقاومة عالية. محتويات البوابة من الداخل بسيطة ولكن لا داعى للدخول في تفاصيلها هنا. كل ما يهمنا هنا هو الحالة الثالثة (ال مقاومة العالية) التي يكون خرج الدائرة فيها مفتوحاً تماماً.


توجد البوابات المنطقية في السوق في أكثر من صورة. شكل (١٢ - ٣) يبين الصور المختلفة لهذه البوابات. في شكل (١٢ - ٣أ) عندما يكون خط التحكم واحد يكون الخرج مساوياً للدخل. في شكل (١٢ - ٣ب) عندما يكون خط التحكم واحد يكون الخرج عكس الدخل. في شكل (١٢ - ٣ج) عندما يكون خط التحكم صفر يكون الخرج مساوياً للدخل. في شكل (١٢ - ٣د) عندما يكون خط التحكم صفر يكون الخرج عكس الدخل.طبعاً في كل هذه الأحوال عندما يكون خط التحكم غير نشط فإن الخرج يكون مقاومة عالية أى مفتوح.

توجد في السوق شرائح متعددة تحتوى كل أنواع هذه البوابات كما نرى.

### ٣-١٢ الشريحة ٧٤١٢٥ أربع بوابات

#### ثلاثية المنطق


كما نرى في شكل (١٢ - ٤) فإن هذه الشريحة تحتوى على ٤ بوابات ثلاثية المنطق. كل خطوط التحكم لهذه البوابات منخفضة الفعالية، أى أنه بوضع أى خط تحكم بصفر فإن خرج هذه البوابة يساوى دخلها. وبوضع خط التحكم بواحد يكون خرج البوابة مقاومة عالية.




شكل (١٢ - ٤) الشريحة ٧٤١٢٥ ، ٤ بوابات ثلاثية المنطق

## ١٢-٤ الشريحة ٧٤١٢٦ أربع بوابات ثلاثة المنطق

كما نرى في شكل (١٢ - ٥) فإن هذه الشريحة تحتوى ٤ بوابات ثلاثة المنطق أيضاً. كل خطوط التحكم لهذه البوابات عالية الفعالية، أي أنه بوضع أي خط تحكم بواحد فإن خرج هذه البوابة يساوى دخلها. وبوضع خط التحكم بصفر يكون خرج البوابة مقاومة عالية.




شكل (١٢ - ٦) الشريحة ٧٤٢٤٠ ، ٨ بوابات ثلاثة المنطق



## ١٢-٥ الشريحة ٧٤٢٤٠ ثمانية بوابات ثلاثة المنطق

تحتوى هذه الشريحة على ٨ بوابات ثلاثة المنطق كما في شكل (١٢ - ٦). كل البوابات من النوع العاكس، أي أنه عند تشحيط خط التحكم فإن الخرج لكل بوابة يكون عكس دخلها. نلاحظ كما في الشكل أن كل ٤ بوابات لها خط التحكم الخاص بها، وخطوط التحكم منخفضة الفعالية كما نرى حيث أنها كلها من خلال عاكس كما هو واضح من خروج إشارة التحكم من الطرف ١ والطرف ١٩ على عاكس، ثم تصل إلى كل البوابات.

## ٦-١٢ الشريحة ٧٤٢٤١ ثمانية بوابات ثلاثية المنطق




تحتوي هذه الشريحة على ٨ بوابات ثلاثية المنطق كما في شكل (٦-١٢). كل البوابات ليست من النوع العاكس وهذا هو الفرق بينها وبين الشريحة ٧٤٢٤٠، أى أنه عند تنشيط خط التحكم فإن الخرج لكل بوابة يكون مثل دخلها. نلاحظ كما في الشكل أن كل ٤ بوابات لها خط التحكم الخاص بها، وخط التحكم للمجموعة الأولى متخفض الفعالية وللمجموعة الثانية على الفعالية كما هو واضح من خروج إشارة التحكم من الطرف ١ والطرف .١٩

## ٧-١٢ الشريحتان ٧٤٢٤٢ و ٧٤٢٤٣ أربع بوابات ثلاثية المنطق ثنائية الاتجاه

الشريحتان ٧٤٢٤٢ و ٧٤٢٤٣ متماثلتان في العمل تماماً. عند تنشيط طرف التحكم (الطرف ١) للمجموعة الأولى يجعله يساوى صفر، تنتقل الإشارات من الأطراف A إلى الأطراف B، حيث في الشريحة ٧٤٢٤٢ تكون الإشارة B عكس الإشارة A، بينما في الشريحة ٧٤٢٤٣ فإن الإشارة B تساوى الإشارة A. عند تنشيط طرف التحكم (الطرف ١٢) للمجموعة الثانية يجعله يساوى واحد، تنتقل الإشارات من الأطراف B إلى الأطراف A، حيث في الشريحة ٧٤٢٤٢ تكون الإشارة A عكس الإشارة B، بينما في الشريحة ٧٤٢٤٣ فإن الإشارة A تساوى الإشارة B. أنظر شكل (٦-١٢) وشكل (٦-٩).


## ٨-١٢ الشريحة ٧٤٢٤٤ ثمانية بوابات ثلاثية المنطق

تحتوي هذه الشريحة على ٨ بوابات ثلاثية المنطق كما في شكل (٨-١٢). كل البوابات ليست من النوع العاكس، أى أنه عند تنشيط خط التحكم فإن الخرج لكل بوابة يساوى دخلها. نلاحظ كما في الشكل أن كل ٤ بوابات لها خط التحكم الخاص بها، وخطوط التحكم متخفضة الفعالية كما نرى حيث أنها كلها من خلال عاكس كما هو واضح من خروج إشارة التحكم من الطرف ١ والطرف ١٩ على عاكس، ثم تصل إلى كل البوابات.



### ٩-١٢ الشريحة ٧٤٢٤٥ ٧٤٢٤٥ ثمانية بوابات ثلاثة المنطق ثنائية الاتجاه

تحتوي هذه الشريحة كما هو موضح في شكل (١٢ - ١١) على ثمانية بوابات ثنائية الاتجاه. الشريحة لها خط تنشيط وهو الطرف ١٩ ( $\overline{CE}$ ) الذي حينما يكون غير نشط (١) فإن الشريحة لا تعمل على الإطلاق ويكون كلا الاتجاهين في الشريحة عبارة عن مقاومة عالية. عند تنشيط الطرف ١٩ ووضع واحد على الطرف ١ فإن الإشارة تمر في الاتجاه من A إلى B. وعند تنشيط الطرف ١٩ ووضع الطرف ١ يساوى صفر، فإن الإشارة تنتقل من B إلى A. كما نلاحظ فإن الطرف ١٩ يعتبر طرف تنشيط للشريحة ككل، بينما الطرف ١ يعتبر خط تحكم في الاتجاه Send/Receive أي إرسال أو استقبال. هذه الشريحة مناسبة للتعامل مع مسار البيانات في المعالجات.



القاموس  
Dictionary

**A****Access time**

زمن الاتصال، بشرىحة ذاكرة. وهو الزمن من لحظة وضع إشارة عنوان معين إلى لحظة استلام الخرج على خطوط البيانات من هذه الشريحة.

**Adder**

مجمع، يجمع رقمان. منه المجمع الرقمي الذي يجمع رقمين ثنائيين، والمجمع الانسيابي أو التماثلي الذي يجمع إشارتين انسيابيتين مثل مكبر العمليات.

**Address**

عنوان. إشارة أو رقم ثانى يحدد عنوان بait معينة في نظام ذاكرة معين. عدد بتات هذا العنوان يحدد كمية الذاكرة التي يمكن التعامل معها في هذا النظام.

**Amplitude**

مقدار، وتطلق على مقدار الإشارة. وهو أحد السمات المهمة التي تعرف بها أي إشارة.

**Analog**

انسيابي، أو تماثلى، أو مستمر، أو غير متقطع مثل تغير درجة الحرارة على مدار اليوم التي يمكنها أن تأخذ مالانهاية من القيم بين قيمتها الصغرى والعظمى.

**AND gate**

بوابة الأند AND، أو بوابة "و"، أو بوابة الضرب المنطقي. خرجها يساوى واحد في حالة واحدة فقط وهي عندما تكون كل دخولها تساوى واحد.

**Astable**

عديم الاستقرار، أو عديم الثبات، خرج يتتردد باستمرار بين الواحد والصفر ولا يستقر على أي حالة منها.

**Asynchronous**

غير توافقى، لا يتغير بالتوافق مع نبضات تزامن معينة. يمكن تصنيف الدوائر الرقمية إلى توافقية وهى التي يتغير خرجها بالتوافق مع نبضات تزامن، وغير توافقية وهى التي لا تحتاج لنبضات تزامن توافق معها.

**B****Bidirectional**

ثنائي الاتجاه. مثلاً مسجل إزاحة ثنائي الاتجاه يمكن إزاحة بياته من اليمين لليسار أو العكس. أو مسار البيانات في المعالجات الذي يكون ثانئي الاتجاه حيث تكون الإشارة عليه خارجة من المعالج أو داخلة إليه.

**Binary**

ثنائي، Binary signal إشارة ذات مستويين، مستوى عالى (واحد) ومستوى منخفض (صفر).

وهناك نظام العد الثنائى الذى له رقمان، صفر وواحد.

**Binary Coded Decimal, BCD**

عشري مكود ثنائياً، وضع الأرقام العشرية من صفر حتى تسعه في صورة أكواد ثنائية من أربع خانات.

**Bipolar**

ثنائي القطبية. Bipolar transistor ترانزستور مصنوع بتكنولوجيا القطبية الثنائية والتى تعنى التعامل مع حوامل شحنات سالبة ومحوجة في نفس الترانزستور.

**Bistable**

ثنائي الاستقرار، دائرة لها حالتين من حالات الاستقرار.

**Bit**

الخانة في نظام العد الثنائى التي تكون واحد أو صفر.

**Boolean algebra**

الجبر البوليني، نسبة إلى عالم إنجليزي، وهو عبارة عن مجموعة قوانين جبرية خاصة بالتعامل مع المتغيرات المنطقية.

**Borrow**

استلاف من خانة تالية إلى الخانة الحالية في أثناء عمليات الطرح في كل نظم العد.

**Bounce**

إهتزاز. عند غلق أو فتح مفتاح ميكانيكي فإنه يحدث اهتزازات ميكانيكية غير مرغوب فيها، وهذه الاهتزازات تحدث ضوضاء كهربائية في صورة نبضات تؤثر على أداء الدوائر المنطقية.

**Buffer**

عازل أو فاصل. دائرة تستخدم لفصل الحمل عن الدائرة المغذية لها، وبذلك لا يؤثر الحمل العالى على أداء الدائرة المغذية. وقد يكون عازل رقمي أو تماثلى.

**Bus**

مسار، مجموعة من خطوط الاتصال بين عناصر نظام إلكترونى معين. مثلاً مسار العناوين يحمل إشارة العناوين بين شريحة المعالج وشريحة ذاكرة. ومسار البيانات الذى يحمل إشارة البيانات بين المعالج والذاكرة.

**Byte**

ثمانى بتات.

**C****Capacitor**

مكثف الشحنات، capacitance هي السعة الكهربية.

**Carry**

الحمل من خانة إلى خانة تالية في أثناء عمليات الجمع.

**Clear**

تصفير، طرف غير توافقى يجعل الخرج صفر بدون توافق مع نبضات الساعة.

**Clock**

نبضات التزامن، أو الإطلاق. نبضات لها شكل معين يتزامن معها عمل نوع مهم من الدوائر المنطقية وهي الدوائر التتابعية أو الدوائر التوافقية.

**Code**

مجموعة من البتات تمثل شفرة لمعلومة معينة.

**Combinational logic circuit**

دائرة منطقية توافقية، دائرة مكونة من مجموعة من البوابات المنطقية الموصولة مع بعضها بحيث لا تحتوى على أى عنصر من عناصر الذاكرة مثل القلابات وما يعلوها. خرج هذه الدوائر يكون دالة في الدخل فقط عند نفس اللحظة، ولا يعتمد على الخرج عند لحظات سابقة ولا تحتاج لنبضات تزامن لكي يتوافق الخرج معها.

**Commutative law**

في بعض العمليات الحسابية والمنطقية لا يهم الطريقة التي ترتب بها المتغيرات .  $x+y=y+x$  .

**Comparator**

مقارن، دائرة لمقارنة رقمين وتقرر إذا كانا متساوين أم أن أحدهما أكبر من الآخر، ويوجد المقارن الرقمي، والمقارن الانسيابي.

**Complement**

المتم، المتم الأحادي ones complement هو معكوس أى رقم ثانى. المتم الثنائى twos complement هو معكوس الرقم الثنائى مضافاً إليه واحد المتم لأى رقم في أى نظام عد هو حاصل طرح هذا الرقم من قاعدة هذا النظام.

**Counter**

عداد، يعد النبضات الداخلة له وهو العداد الرقمي.

**D****Data**

.بيانات.

**D flip flop**

قلاب له دخل واحد اسمه D حيث يصبح الخرج هو الدخل D بعد إعطاء نبضة التزامن.

**Decade**

دائرة تتميز بعشرة حالات. Decade counter. عداد عشرى له عشرة حالات.

**Decimal**

عشرى. نظام العد العشري الذى له عشرة أرقام من صفر حتى تسعة.

**Decoder**

محل شفرة. دائرة رقمية تدخل لها شفرة رقمية فيحولها إلى صورة أخرى في الخرج. إذا كان عدد بتات شفرة الدخل هو  $n$  فإن محل الشفرة في هذه الحالة يكون له عدد  $2^n$  من المخارج يتم تنشيط أحدها على حسب شفرة الدخل.

**Decrement**

ينقص بمقدار واحد.

**Demultiplexer**

موزع، دائرة رقمية دخلها عبارة عن إشارة واحدة يتم توزيعها على مخارج الدائرة في تتبع زمنى معين على حسب شفرة على خطوط خاصة لاختيار أحد هذه المخارج.

**Digital**

رقمي. الإشارة الرقمية هي إشارة مقطعة لها قيمة محددة عند أزمنة محددة.

**Digit**

رقم، يمثل خانة معينة في أحد أنظمة العد.

**Driver**

داعف تيار. يستخدم لدفع تيار عالى في الدوائر التي تحتاج لذلك.

**Dynamic RAM, DRAM**

ذاكرة اتصال عشوائي ديناميكية. تتميز بسرعة الاتصال ورخص الثمن ولكنها تحتاج لإعادة تسجيل محتوياتها كل 4 ميللى ثانية وإلا فإنها تقعد هذه المحتويات ووحدة بناؤها هو المكاف.

**E****Edge triggered flip flop**

قلاب يغير من حالة خرجه عند حافة نبضة التزامن سواء كانت الحافة الصاعدة (صفر إلى واحد) أو الحافة النازلة (واحد إلى صفر).

**EEPROM**

ذاكرة قراءة فقط يمكن برمجتها ومسحها كهربيا.

**EPROM**

ذاكرة قراءة فقط يمكن برمجتها بطرق خاصة ومسحها بالتعريض لأشعة فوق بنفسجية عالية الكثافة.

**Enable**

تنشيط. طرف يستخدم لتنشيط خرج الدائرة المنطقية ثلاثة المنطق بحيث عندما يكون هذا الطرف غير فعال يكون خرج الدائرة عبارة عن مقاومة عالية.

**Encoder**

مولد الشفرة، دائرة تحول البيانات الداخلة إلى صورة مكونة أو مشفرة. المشفر الرقمي الذي له عدد من خطوط الدخل وعدد من خطوط الخرج، بحيث أنه عند تنشيط أحد خطوط الدخل فإنه يتم إعطاء شفرة لهذا الخط على كل خطوط الخرج.

### Exclusive NOR

عملية منطقية على متغيرين تعطى صفرًا في حالة عدم تساوى المتغيرين.

### Exclusive OR

عملية منطقية على متغيرين تعطى واحدًا في حالة عدم تساوى المتغيرين.

## F

### Frequency

التردد. عدد مرات التكرار في الثانية. عدد النبضات في الثانية. وحداتها هي الهرتز.

### Feedback

التغذية المرتدة، وهي جزء من خرج أي دائرة يرجع أو يرتد إلى دخلها.

### Flip flop

قلاب أو نطاًط. دائرة منطقية ذات خرجين منطقيين كل منها عكس الآخر. هناك أكثر من نوع منها على حسب الدخل، فهناك النوع JK والنوع D والنوع T وغيرها. هناك طرف تزامن للقلاب لا يتغير الخرج إلا عند إعطاء نسبة على هذا الطرف.

### Full Adder, FA

مجموع كامل، دائرة تجمع ٣ بت وتعطى مجموع وحمل للمرحلة التالية.

## G

### Gate

بوابة، دائرة لها مجموعة من المدخلات وخرج واحد. يتم إجراء عملية منطقية تمثل هذه البوابة على المدخلات ووضع نتيجة العملية على الخرج. هناك أنواع عديدة من البوابات.

### Glitch

نحوء يظهر في المخطط الزمني وهو غير مرغوب فيه ومن الممكن أن يسبب مشاكل في تشغيل بعض الدوائر. انظر العدادات الرقمية مثلاً.

## H

### Half adder

نصف مجموع، يجمع ٢ بت فقط ويعطى مجموع وحمل للمرحلة التالية.

### Hexadecimal

ستعشرى. نظام العد الذى قاعدته ١٦ ويحتوى ستة عشر رقمًا تبدأ بالصفر وتنتهي بالرقم F.

### Hold time

زمن المسك، وهو الفترة الزمنية التي يجب أن يظل الدخل فيها مستقراً بعد تطبيق الحافة المؤثرة لنبيضة التزامن حتى يتغير الخرج بصورة مستقرة ومحددة.

## I

### Increment

الزيادة بمقدار واحد.

### Integrated Circuit, IC

دائرة تكاملية. وهي نظام إلكترونى متكامل على شريحة واحدة لأداء وظيفة معينة.

### Inverter

عاكس، بوابة عكس، خرجها عكس دخلها.

## J

### JK flip flop

قلاب تم التغلب فيه على الحالة التي يكون فيها الخرج غير محدد. في هذه الحالة فإن الخرج يعكس حالته.

### Johnson counter

عداد جونسون، نوع من العدادات الدوارة يتميز بأن له عدد من الحالات ضعف العداد الدوار العادي.

## K

### Karnaugh map

طريقة تخطيطية منظمة لتبسيط المعادلات المنطقية إلى أبسط صورة ممكنة.

## L

### Large Scale Integration, LSI

التكامل على المستوى، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة الكونات من ١٠٠٠ حتى ١٠٠٠٠ ترانزistor على الشريحة التكاملية الواحدة.

### Latch

مساك، دائرة منطقية ذات خرجين كل منهما عكس الآخر، انظر flip flop أو القلاب.

### Least significant bit, LSB

البت (الخانة) ذات القيمة الصغرى في أي رقم وهي البت الموجود في أقصى يمين الرقم.

### Logic

منطقى. المستوى المنطقى فى الإلكترونيات الرقمية هو تمثيل التعبير الغير حقيقى بصفر والتعبير الحقيقى بواحد.

**Look ahead**

ينظر للأمام، look ahead carry adder المجمع ذو الحمل الأمامي، يتميز بسرعته.

**M****Master slave flip flop**

قلاب مكون من ماسكين، الأول هو السيد master والثاني هو العبد slave. وهذه أحد طرق الحصول على قلاب حساس لأحد حواف نبضة التزامن.

**Medium Scale Integration, MSI**

التكامل المتوسط، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة المكونات من ١٠٠ حتى ١٠٠٠ ترانزistor على الشريحة الواحدة.

**Monostable**

أحادي الاستقرار، دائرة يستقر خرجها على حالة واحدة فقط إما الصفر أو الواحد. إذا تغير الخرج فإن ذلك يكون لفترة محددة ثم يرجع تلقائياً لحالة الاستقرار.

**Most significant bit, MSB**

البت أو الخانة ذات القيمة العظمى وهي البت الموجودة في أقصى يسار أي رقم ثانوي.

**Multiplexer, MUX**

منتقى، دائرة إلكترونية تختار واحد من مداخلها وتضعه على الخرج تبعاً للتتابع معين.

**Multivibrator**

مذبذب، دائرة يتذبذب خرجها بين الواحد والصفر ولا تستقر على أي واحدة من هذه الحالات.

**N****NAND gate**

بوابة ناند NAND، بوابة آند متبوعة بعاكس، يكون خرجها يساوى صفر في حالة واحدة فقط وهي عندما يكون جميع مداخلها تساوى واحد.

**Nibble**

٤ بتات. نصف بait.

**Nonvolatile**

غير متاطير، تعبر يطلق على نوع من الذاكرة لا تفقد محتوياتها بانقطاع القدرة مثل ذاكرة القراءة فقط ROM.

**NOR gate**

بوابة نور NOR، بوابة أور متبوعة بعاكس، يكون خرجها واحد في حالة واحدة فقط وهي عندما تكون جميع مداخلها أصفاراً.

**NOT gate**

بوابة NOT، بوابة عكس. هي بوابة يكون خرجها عكس دخليها.

**O****Octal**

ثمانى، نظام العد الثمانى الذى قاعدته ٨.

**One shot**

أحادي النبضة، أحادي الاستقرار. دائرة عند إثاراتها تعطى نبضة واحدة فقط على الخرج.

**Open collector**

يتم أخذ خرج الدائرة المنطقية من خلال ترانزistor مفتوح المجمع. تستخدم هذه الطريقة مع الدوائر ذات الأحمال العالية.

**OR gate**

بوابة أور OR، بوابة "أو". بوابة منطقية يكون خرجها صفر في حالة واحدة فقط وهى عندما تكون كل الدخول أصفاراً.

**Oscillator**

مذبذب، مولد إشارة. دائرة تعطى على خرجها موجة متكررة باستخدام نظام تعذرية مرتبطة فى تصميمها.

**Output**

خرج دائرة معينة أو نظام معين.

**Overflow**

فيضان، يحدث في عملية الجمع عندما يزداد عدد بتات الناتج عن عدد بتات أي واحد من العددين المجموعين وبالذات مع الأرقام ذات الإشارة حيث يطغى الحمل من الخانة الأخيرة على خانة الإشارة.

**P****Parallel**

التوازى، ويعنى خروج مجموعة من البيانات على مجموعة من الخطوط في نفس الوقت.

**Potentiometer**

مقسم جهد ويكون في العادة من خلال مقاومة متغيرة.

**Power dissipation**

الطاقة المهدورة، وهى حاصل ضرب تيار مصدر القدرة في جهد مصدر القدرة الذى يغذي أي دائرة أو شريحة إلكترونية.

**Preset**

جعل الخرج يساوى واحد قبل التشغيل بطريقة غير توافقية لا تعتمد على نبضات التزامن.

**Priority encoder**

مشفر مع الأولوية، مشفر يعطى شفرة الدخل ذو الأولوية الأعلى في حالة تشغيل أكثر من دخل في نفس الوقت.

**Product Of Sums, POS**

مضروب المجاميع، طريقة لعرض التعبيرات المنطقية في صورة عملية AND على كميات كل منها عبارة عن أور OR لمجموعة متغيرات.

**Propagation**

انتشار، Propagation delay زمن التأخير الناتج عن انتشار الإشارة أو وصول الإشارة من دخل أي دائرة حتى خرجها.

**Pulse**

نبضة، تغير مفاجئ في قيمة الجهد أو التيار من مستوى آخر ثم إلى نفس المستوى مرة أخرى في زمن صغير.

**Pull up resistor**

مقاومة توصل بين نقطة معينة ومصدر القدرة لضمان أن جهد هذه النقطة سيكون واحد (عالي) عندما تكون غير نشطة. مثل توصيل مقاومة على أي خرج من خلال المجمع مفتوح.

**R****Random Access Memory, RAM**

ذاكرة الاتصال العشوائي، يمكن القراءة أو الكتابة في أي مكان فيها وليس بالضرورة أن يكون بالتتابع. يطلق هذا الاسم بطريق الخطأ على ذاكرة الكتابة والقراءة.

**Read**

القراءة، عملية استدعاء البيانات من الذاكرة.

**Register**

مسجل، دائرة إلكترونية رقمية قادرة على تخزين بيانات وإزاحتها.

**Reset**

تصفير، جعل الخرج يساوى صفر. عودة للوضع الأصلي.

**Ring counter**

عداد دوار. عبارة عن مسجل إزاحة تم توصيل خرجه من أقصى اليمين كدخل من اليسار ولابد من تسجيل حالة ابتدائية على العداد قبل السماح بدورانها مع نبضات التزامن.

**Ripple**

تموجي، Ripple carry adder المجمع ذو الحمل التموجي، Ripple counter العداد التموجي.

**Rise time**

زمن الارتفاع، الزمن اللازم لكي تتغير إشارة من ١٠٪ إلى ٩٠٪ من قيمتها.

**Reliable**

موثوق به، يمكن الاعتماد عليه، reliability هي معامل الثقة.

**Remainder**

الباقي، من عملية القسمة.

**Resistance**

مقاومة.

**Resistance network**

شبكة مقاومات. مجموعة من المقاومات داخل غلاف واحد موصولة مع بعضها بطريقة معينة.

**R-S flip flop**

قلاب له دخلان R و S محظوظ فيه أن يكون كل منها يساوى واحد في نفس الوقت وإن فإن خواص القلاب تفقد حيث يكون الخرج في هذه الحالة غير مرغوب فيه.

**S****Sequential circuit**

دائرة تتبعية، دائرة منطقية يعتمد خرجها على تتابعات زمنية معينة. تحتوي عناصر ذاكرة. لذلك فالخرج يعتمد على الدخل الحالى والخرج فى لحظات سابقة. تعتمد فى تشغيلها على نبضات تزامن. من أمثلة هذه النظم العدادات ومسجلات الإزاحة.

**Serial**

تتابعى، تتابع بيانات أو نبضات على نفس الخط فى أزمنة متتابعة.

**Set**

جعل الخرج يساوى واحد، وضع الخرج فى حالة معينة، عكس reset.

**Set up time**

زمن الاستقرار، وهو الفترة الزمنية التي يجب أن يظل الدخل فيها مستقراً قبل تطبيق الحافة المؤثرة لنبضة التزامن، وإن الخرج لا يتغير لقيمة مستقرة.

**Shift register**

مسجل الإزاحة. دائرة منطقية يمكن تسجيل بيانات بها ثم إجراء إزاحة أو دوران على هذه البيانات.

**Sign**

الإشارة، وهي إشارة الرقم التي تكون سالبة أو موجبة.

**Sign bit**

خانة الإشارة . في العادة تكون البت في أقصى يسار الرقم. تكون واحد إذا كان الرقم سالب، وصفر إذا كان الرقم موجب.

**Small Scale Integration,SSI**

التكامل الصغير، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة الكونات أقل من ١٠٠ ترانزستور.

**Speed Power product**

حاصل ضرب السرعة في الطاقة المهدورة، ويستخدم كمعامل لقياس أداء الشرائح والدوائر الإلكترونية الرقمية.

**S-R flip flop**

قلاب له دخلان R و S محظور فيه أن يكون كل منهما يساوى واحد فى نفس الوقت وإلا فإن خواص القلاب تفقد حيث يكون الخرج فى هذه الحالة غير مرغوب فيه.

**Stage**

مرحلة، مثلاً مرحلة من مراحل عداد أو مسجل إزاحة وتكون عبارة عن قلاب في هذه الحالة.

**Static Memory, SRAM**

ذاكرة استاتيكية، وحدة بناؤها هي القلاب ولا تحتاج لإنشاع ببياناتها مثل الذاكرة الديناميكية.

**Strobe**

طرف في بعض الدوائر المنطقية، عندما يكون نشط يتغير الخرج تبعاً لحالة الدخل، وعندما يكون غير نشط فإن الخرج لا يرى الدخل.

**Subtractor**

طارح، دائرة تقوم بعملية الطرح الثانية على رقمين مدخلين إليها.

**Sum Of Products, SOP**

مجموع المضاريب، طريقة لعرض التعبيرات المنطقية في صورة عملية أور OR على كميات كل منها عبارة عن آند AND لمجموعة متغيرات.

**Synchronous**

توافقى، أو متزامن، أى يتغير بالتوافق مع نبضات تزامن معينة. من أمثلة ذلك العداد التوافقى.

**T****Terminal Count, TC**

العدة الطرفية (النهائية)، الحالة النهائية للعداد. مثل الرقم 9 في العداد العشري التصاعدى.

**Timer**

مؤقت، دائرة توقيت.

**Timing diagram**

المخطط الزمني، مخطط بين العلاقة بين مقدار الإشارة والزمن وبالذات حينما يكون هناك أكثر من إشارة ويتم رسماً كلها مع الزمن في نفس المخطط حتى تظهر العلاقة بينها.

**T flip flop**

قلاب له دخل واحد اسمه T حيث ينعكس الخرج مع كل نبضة تزامن إذا كان هذا الدخل واحد. وإذا كان هذا الدخل صفر فلا يتغير الخرج.

**Toggle**

ينعكس، إذا كان الخرج صفر يصبح واحد، وإذا كان واحد يصبح صفر.

**Trailing edge**

الحافة الثانية لأى نبضة.

**Trigger**

إطلاق، نبضة تعطى لبدء التغيير في قيمة الخرج لدائرة رقمية تبعاً لدخلها.

**Tristate logic**

المنطق الثلاثي، دائرة منطقية لها الحالات المنطقيتان المعروفتان لكل الدوائر المنطقية العادية، بالإضافة لحالة ثالثة يكون الخرج فيها مقاومة عالية أو مفتوح.

**Truth table**

جدول الحقيقة، يبين الخرج عند جميع الاحتمالات الممكنة للدخل في الدوائر الرقمية.

**TTL, Transistor Transistor Logic**

أحد تكنولوجيات تصنيع الشرائح الإلكترونية باستخدام الترانزستور ثنائى القطبية. تتميز بأن جهد الواحد المنطقي ٥ فولت والصفر المنطقي هو صفر فولت.

**U****Ultra large scale Integration, ULSI**

التكامل المتناهى، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة المكونات أكثر من مليون ترانزستور على الشريحة الواحدة.

**Universal gate**

بوابة عامة. بوابات تتميز بأنه يمكن بناء نظام إلكترونى كامل باستخدام هذا النوع من البوابات فقط. مثل ذلك بوابة الناند NAND وبوابة النور NOR.

**Universal shift register**

مسجل إزاحة عام، بخطوط تحكم معينة يمكن الإزاحة من اليمين لليسار أو العكس، ويمكن إدخال البيانات توازى وإخراجها توالى أو العكس، كما يمكن إجراء عمليات الدوران المختلفة.

**Up/down counter**

عداد تصاعدى تنازلى، بخط تحكم يمكن جعل العداد بعد تصاعدياً أو تنازلياً.

**V****Very Large Scale Integration, VLSI**

التكامل العالى جداً، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة المكونات من ١٠٠٠٠ حتى مليون ترانزستور على الشريحة الواحدة.

**Volatile**

متطاير، تعبير يطلق على الذاكرة التي تفقد محتوياتها بانقطاع مصدر القدرة. مثل ذكرة القراءة والكتابة RAM.

**X****XOR gate**

بوابة إكس أور، تعطى واحد في حالة اختلاف  
الدخلين وصفر في حالة تساويهما.

**XNOR gate**

بوابة إكس نور، عكس البوابة إكس أور.

**W****Word**

كلمة، ١٦ بت، أو ٢ بايت. وحدة من وحدات  
تخزين البيانات الرقمية.

**Write**

الكتابة، عملية تخزين البيانات في الذاكرة.